博客
FPGA牛人給FPGA初學者入門留下的幾點心得體會
|
我起初的FPGA學習歷程，走了不少彎路，現在看來，如果采用自學的方式，這些彎路也是多數人會遇到的：
1.買一本書，花大量的時間學習語法；
2.到網上到處搜一些資料，類似大全、玩轉之類的，找一些速成之法；
3.買一個開發板，看代碼、下載例程看現象
作為一個剛接觸FPGA的初學者，這似乎是必經之路，我就以這樣的方式學了大約半年的時間。當然 ，這樣的學習方法并不是說學不好，而是很難學好，或者要想學好需花費太長的時間。
以看書學習為例，可以說書是根源，學習任何知識都離不開書，書作為一個知識體系，必然要求要全面、系統，但它的缺點也在于全面、系統。
我在學Verilog時，就是拿一本書，仔仔細細的看，花費了不少時間，我們都知道，Verilog的很多語法是不能綜合的，不能綜合的語法并沒有實際的電路與之對應，當然在具體的邏輯設計時是不能用的，但書上并不會很明確的指出。
再舉一個例子，也是很多人都犯過的一個錯誤：以普通信號作為always的敏感信號列表。我們這樣寫的時候，根本不會意識到這是錯誤的，因為書上就是這么教的。其實可以這么理解，對于Verilog語法，書上是一個全集，很多用法作為知識點是對的，但在實際的應用中就是錯誤的。因此，太依賴書學習，會學的全而不好，也浪費時間。
我是自學了大約半年的時間后接觸的明德揚課程，起初也想報班的，但動輒上萬的培訓費用，學生黨承受不起。學完了明德揚課程，可以不夸張的說，有一種相見恨晚的感覺。明德揚課程中有句話說的很好：點透學習誤區，撥出設計精髓。這也是我對明德揚課程的評價，首先學習了明德揚課程，我才意識到之前的學習方法有很大、很多的誤區，走了不少彎路，比如一個自學者很可能把語法作為很大的一部分花大量實踐去學習，但學了明德揚課程就會知道語法重要但并非重心，甚至完全沒學過語法，也能通過明德揚課程學會如何進行FPGA設計。個人感覺如果按照之前的學習方法，學上兩年可能只頂的上學習課程的兩個月。明德揚的課程不僅僅是一個課程，也是一個經驗積累，課程的本身已經為初學者排除了諸多誤區，同時明德揚課程也注重實踐，強調自我動手設計，只要按照他的課程一步步走，就能很快的學到真正的設計。
1.買一本書，花大量的時間學習語法；
2.到網上到處搜一些資料，類似大全、玩轉之類的，找一些速成之法；
3.買一個開發板，看代碼、下載例程看現象
作為一個剛接觸FPGA的初學者，這似乎是必經之路，我就以這樣的方式學了大約半年的時間。當然 ，這樣的學習方法并不是說學不好，而是很難學好，或者要想學好需花費太長的時間。
以看書學習為例，可以說書是根源，學習任何知識都離不開書，書作為一個知識體系，必然要求要全面、系統，但它的缺點也在于全面、系統。
我在學Verilog時，就是拿一本書，仔仔細細的看，花費了不少時間，我們都知道，Verilog的很多語法是不能綜合的，不能綜合的語法并沒有實際的電路與之對應，當然在具體的邏輯設計時是不能用的，但書上并不會很明確的指出。
再舉一個例子，也是很多人都犯過的一個錯誤：以普通信號作為always的敏感信號列表。我們這樣寫的時候，根本不會意識到這是錯誤的，因為書上就是這么教的。其實可以這么理解，對于Verilog語法，書上是一個全集，很多用法作為知識點是對的，但在實際的應用中就是錯誤的。因此，太依賴書學習，會學的全而不好，也浪費時間。
我是自學了大約半年的時間后接觸的明德揚課程，起初也想報班的，但動輒上萬的培訓費用，學生黨承受不起。學完了明德揚課程，可以不夸張的說，有一種相見恨晚的感覺。明德揚課程中有句話說的很好：點透學習誤區，撥出設計精髓。這也是我對明德揚課程的評價，首先學習了明德揚課程，我才意識到之前的學習方法有很大、很多的誤區，走了不少彎路，比如一個自學者很可能把語法作為很大的一部分花大量實踐去學習，但學了明德揚課程就會知道語法重要但并非重心，甚至完全沒學過語法，也能通過明德揚課程學會如何進行FPGA設計。個人感覺如果按照之前的學習方法，學上兩年可能只頂的上學習課程的兩個月。明德揚的課程不僅僅是一個課程，也是一個經驗積累，課程的本身已經為初學者排除了諸多誤區，同時明德揚課程也注重實踐，強調自我動手設計，只要按照他的課程一步步走，就能很快的學到真正的設計。
