FPGA/CPLD資料下載列表
數(shù)字信號(hào)處理FPGA實(shí)現(xiàn).pdf 下載
更多VHDL資料：VHDL相關(guān)資料
FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開發(fā)實(shí)例導(dǎo)航 431頁(yè) 5.6M 超清書簽版.pdf 下載
源程序：FPGA數(shù)字電子系統(tǒng)設(shè)計(jì)與開發(fā)實(shí)例導(dǎo)航(源程序)
Xilinx最新替代ISE的軟件Vivado.
vivado在性能上有很大的提高,而且xilinx后期對(duì)ISE不再提供升級(jí)和版本更新.
資料下載：MaxplusII使用進(jìn)階與提高.rar
MaxplusII軟件CPLD設(shè)計(jì)入門——基于CPLD的3-8譯碼器設(shè)計(jì).pdf 下載
資料下載：
Max.Plus.II簡(jiǎn)易用戶使用入門指南.pdf
MAX.PLUS_II快速入門.pdf
MAX.PLUSⅡ應(yīng)用入門.rar
The Verilog Golden Reference Guide 下載：The.Verilog.Golden.Reference.Guide.pdf
altera的代碼規(guī)范Verilog_Coding_Style_Proposal_final.pdf ：下載
Altera_FPGA管腳弱上拉電阻的軟件設(shè)置方法 下載：Altera_FPGA管腳弱上拉電阻的軟件設(shè)置方法.pdf
資料下載：華為大規(guī)模邏輯電路設(shè)計(jì)指導(dǎo)書.rar
更多華為FPGA資料：華為FPGA設(shè)計(jì)全套
Verilog 約束 下載：HuaWei Verilog 約束.rar
更多FPGA資料：華為FPGA設(shè)計(jì)全套
FPGA技巧Xilinx 下載：FPGA技巧Xilinx.rar
更多FPGA資料：華為FPGA設(shè)計(jì)全套
Verilog HDL數(shù)字設(shè)計(jì)與綜合（第二版）下載：
Verilog HDL數(shù)字設(shè)計(jì)與綜合（第二版）.part1.rar
Verilog HDL數(shù)字設(shè)計(jì)與綜合（第二版）. ...
VERILOG寶典 下載：美國(guó)加州伯克利大學(xué)經(jīng)典培訓(xùn)教程-VERILOG寶典.rar
