FPGA/CPLD資料下載列表
VHDL 程序實例集, 來源北郵出版社。版權貴出版社所有。
VHDL 程序設計,來源清華出版社,版權歸出版社。
8051工作頻率為11.0592MHZ CPLD(EPM7128SLC15)的工作頻率為16.0000MHZ(有源晶振)
2007年Xilinx 聯合實驗室主任會議--FPGA設計時序收斂
該網站不錯,剛注冊成功,發帖祝賀一下!以后要常來學習!哈哈
經濟危機愈演愈烈,半導體公司如何過冬或御寒? 面對未來可期的經濟復蘇,半導體公司又如何節省開支以備復蘇時的投入? 市場調研公司Gartne ...