|
|
要解決單片機(jī)抗干擾問題，必須先找出干擾源，然后采用單片機(jī)軟硬件技術(shù)決。干擾源主要來自內(nèi)（外）部電源、印制板自制干擾、周圍電磁場(chǎng)干擾和通過I/輸入的外部干擾等。
一、硬件抗干擾措施
1.交流穩(wěn)壓，使電網(wǎng)電壓穩(wěn)定。
2.交流端用電感電容濾波，去掉高頻、低頻干擾脈沖。
3.變壓器雙隔離措施。變壓器初級(jí)輸入端串接電容，初、次級(jí)線圈間屏蔽層級(jí)間電容中心接點(diǎn)接地，次級(jí)外屏蔽層接印板地，這是硬件抗干擾的關(guān)鍵手段。
4. 次級(jí)加低通濾波器，吸收變壓器產(chǎn)生的浪涌電壓。
5.采用有過流、過壓、過熱等保護(hù)的集成式直流穩(wěn)壓電源。
6.I/O口光電、磁電、繼電器隔離，去掉公共地。
7.通訊線用雙絞線，消除平行互感。
8.防雷電用光纖隔離最為有效。
9.A/D轉(zhuǎn)換用隔離放大器或采用現(xiàn)場(chǎng)轉(zhuǎn)換的方法，以減少誤差。
10.外殼接大地，以確保人身安全，并防止外界電磁場(chǎng)干擾。
11.加復(fù)位電壓檢測(cè)電路，防止在不能正常復(fù)位的情況下CPU開始工作，尤有EEPROM的器件，不能正常復(fù)位會(huì)改變EEPROM的內(nèi)容。
12.印制板抗干擾工藝
�。�1）電源線加粗；合理走線、接地；三總線分開，減少互感振蕩。
（2）CPU、RAM、ROM等主芯片的VCC和GND之間接電解電容及瓷片電掉高、低頻干擾脈沖。
（3）獨(dú)立系統(tǒng)結(jié)構(gòu)，減少接插件與連線，提高可靠性，減少故障率。
（4）集成塊與插座接觸可靠。最好將集成塊直接焊在印制板上，防止器件接良引發(fā)的故障。
�。�5）有條件的情況下可采用四層以上的印制板，中間兩層設(shè)為電源和地。
二、軟件抗干擾措施
1.多用查詢代替中斷，把中斷源減到最少；中斷信號(hào)連線不大于0.0米，防止發(fā)和感應(yīng)觸發(fā)。
2.A/D轉(zhuǎn)換采用平均法、比較平均法等進(jìn)行數(shù)字濾波，防止突發(fā)性干擾。
3.MCS-51單片機(jī)的空單元寫上00H，最后加跳轉(zhuǎn)指令轉(zhuǎn)到ORG 0000H，當(dāng)程序因干擾跑飛后還可能抓回去。
4.多次重復(fù)輸出，輸出信號(hào)保存在RAN中。
5.開機(jī)自檢自診斷，RAM中重要內(nèi)容要分區(qū)存放，經(jīng)常進(jìn)行比較檢查，機(jī)器不能帶病工作。
6.表格參數(shù)放在EPROM中，校驗(yàn)和存于最后單元，防止EPROM內(nèi)容被修改。
7.加看門狗，軟件跑飛可從頭開始執(zhí)行。
8.開關(guān)信號(hào)延時(shí)去抖動(dòng)。
9.必須檢查I/O口執(zhí)行命令的情況，防止因外部故障而不執(zhí)行控制命令。
10.通訊應(yīng)加奇偶http://www.szxpjm.com/jishu/qtdpjdkgrcs_81.html校驗(yàn)或查詢、表決、比較等措施，防止出錯(cuò)。
文章來源： |
|
發(fā)表于 2010-4-26 16:30:52
收藏
頂
踩