|
新型PCIe時鐘發(fā)生器降低消費(fèi)、嵌入式、存儲、服務(wù)器和通信等應(yīng)用的功耗和設(shè)計(jì)復(fù)雜度 Silicon Labs （芯科實(shí)驗(yàn)室有限公司）今日宣布推出新型1路和2路輸出PCI Express（PCIe）時鐘發(fā)生器，該P(yáng)CIe時鐘發(fā)生器具有業(yè)界最小封裝和最低功耗，進(jìn)一步擴(kuò)展其在業(yè)界領(lǐng)先的PCIe時鐘解決方案。Si52111和Si52112時鐘發(fā)生器IC完全滿足PCIe Gen 1/2/3標(biāo)準(zhǔn)的嚴(yán)格要求，特別針對注重電路板空間、功耗和系統(tǒng)成本敏感型的批量消費(fèi)類、嵌入式、通信和企業(yè)級應(yīng)用而設(shè)計(jì)。 
Silicon Labs公司Si5211x時鐘發(fā)生器適用于空間受限、對功耗敏感，以及需要工業(yè)標(biāo)準(zhǔn)PCIe連接的消費(fèi)類電子產(chǎn)品，如數(shù)碼相機(jī)等。為滿足以上消費(fèi)應(yīng)用的小尺寸需求，Si5211x時鐘提供3 mm x 3 mm 10引腳TDFN封裝，此為當(dāng)前PCIe時鐘市場的最小封裝。超低功耗時鐘發(fā)生器與同類產(chǎn)品相比減少高達(dá)8倍的電流消耗（小于15mA），由此設(shè)計(jì)人員更容易滿足綠色能源規(guī)范，同時增強(qiáng)系統(tǒng)可靠性。另外，芯片還滿足高達(dá)50%余量的PCIe抖動要求，具備更低的位錯誤率，從而進(jìn)一步提升可靠性。 除了節(jié)省功耗和提升抖動余量之外，Si5211x時鐘發(fā)生器還采用創(chuàng)新的推挽式（push-pull）輸出緩沖技術(shù)。與目前市場上的解決方案相比，Si5211x PCIe時鐘發(fā)生器集成所有終端和參考電阻，無需額外的外部元器件。高集成度的芯片設(shè)計(jì)旨在幫助系統(tǒng)設(shè)計(jì)人員降低物料成本、板面積需求和設(shè)計(jì)復(fù)雜度。而其他公司的解決方案大多數(shù)需要在每路輸出時鐘上增加多達(dá)4個電阻，以及1個電流源參考電阻。電阻集成在芯片中還具有另一個好處，設(shè)計(jì)人員可以在Si5211x IC輸出和接收器輸入之間設(shè)計(jì)簡潔的傳輸線路，簡化電路板設(shè)計(jì)，消除時鐘傳輸線的不連續(xù)，以提升信號完整性。 
Silicon Labs副總裁暨時鐘產(chǎn)品總經(jīng)理Mike Petrowski表示：“PCIe接口標(biāo)準(zhǔn)在網(wǎng)絡(luò)存儲和服務(wù)器及各種應(yīng)用中的普及，推動了對于小尺寸、高集成度和超低功耗PCIe時鐘解決方案的需求。Silicon Labs通過業(yè)界最小和最低功耗PCIe時鐘發(fā)生器滿足應(yīng)用需求。Silicon Labs PCIe時鐘發(fā)生器尺寸雖小，但是此單芯片解決方案中集成許多其他特性，大大提高信號的完整性。” 作為全球領(lǐng)先的“一站式”時鐘IC產(chǎn)品供應(yīng)商，Silicon Labs為業(yè)界提供最完整的PCIe兼容的時鐘解決方案。Silicon Labs擴(kuò)展的PCIe時鐘產(chǎn)品廣泛，包括針對功耗和成本敏感型PCIe應(yīng)用的時鐘發(fā)生器和時鐘緩沖器；以及網(wǎng)絡(luò)定制時鐘發(fā)生器/緩沖器，其基于FPGA和SoC設(shè)計(jì)需求，需要多種差分時鐘格式并兼容PCIe標(biāo)準(zhǔn)。 價格和供貨 Silicon Labs Si5211x PCIe時鐘發(fā)生器現(xiàn)已量產(chǎn)，可選擇1路和2路PCIe輸出。在一萬顆采購量，芯片單價為0.53美元到0.91美元。此外，Silicon Labs還提供易于使用的評估平臺，以加速PCIe應(yīng)用開發(fā)。2路輸出的Si52112-B4-EVB PCIe時鐘發(fā)生器評估板價格為100美元。 更多有關(guān)Silicon Labs PCIe時鐘發(fā)生器和緩沖器產(chǎn)品信息，或者訂購樣品和開發(fā)板，請瀏覽網(wǎng)站：www.silabs.com/pci-express-clocks。 |
