|
摘要 主要討論了高速電路板的典型結構和設計的布線要點，為設計者提供了一套實用的參考資料，使設計滿足實際生產工藝要求。 1 引言 無線網絡、衛星通訊的日益發展，信息產品走向高速與高頻化， 電子設備的設計趨勢也向高頻化發展，衛星系統、移動電話接收基站等通信產品都必須用到高頻PCB來支撐整個設備系統。怎樣利用PCB的布線來保證整個高頻系統實施是設計關鍵。目前約50％ 的設計的時鐘頻率超過50MHz，將近20％ 的設計主頻超過120MHz。當系統工作在50MHz時，將產生傳輸線效應和信號完整性問題，當系統工作時鐘達到120MHz時，除非使用高速電路設計技術，否則基于傳統方法設計的PCB將無法滿足系統穩定工作的要求，達不到系統的可靠性。 1.1 印制電路板的高頻基板材料 1.1.1 高頻基板材料的基本特性 高頻基板材料的介電常數(Dk)，必須小而且很穩定，通常是越小越好，信號的傳送速率與材料介電常數的平方根成反比，高介電常數容易造成信號傳輸延遲；介質損耗(Df)必須小，這主要影響到信號傳送的品質，介質損耗越小使信號損耗也越小；基板與銅箔的熱膨脹系數盡量一致，因為不一致會在冷熱變化中造成銅箔分離；基板的吸水性要低、吸水性高就會在受潮時影響介電常數與介質損耗；其它耐熱性、抗化學性、沖擊強度、剝離強度等也必須良好。 1.1.2 三種高頻基板物性 現階段所使用的環氧樹脂、PPO樹脂和氟系樹脂這三大類高頻基板材料，以環氧樹脂成本最便宜，而氟系樹脂最昂貴：而以介電常數、介質損耗、吸水率和頻率特性考慮，氟系樹脂最佳，環氧樹脂較差。當產品應用的頻率高過10GHz時，只有氟系樹脂印制板才能適用。 表1 三種高頻基板物性 表1表示三種高頻基板物性比較表，氟系樹脂高頻基板性能遠高于其它基板，但其不足之處除成本高外是剛性差及熱膨脹系數較大。對于聚四氟乙烯(PTFE)而言，為改善性能用大量無機物(如二氧化硅SiO2)或玻纖布作增強填充材料，來提高基材剛性及降低其熱膨脹性。另外因聚四氟乙烯樹脂本身的分子惰性，造成不容易與銅箔結合性差，因此更需與銅箔結合面的特殊表面處理。處理方法上有聚四氟乙烯表面進行化學蝕刻或等離子體蝕刻，增加表面粗糙度和活性或者在銅箔與聚四氟乙烯樹脂之間增加一層粘合膜層提高結合力，但可能對介質性能有影響。 2 高速印制電路板的設計要點 2.1 避免高速電路的傳輸效應 2.1.1 高速電路的傳輸效應 通常認為如果數字邏輯電路的頻率達到或者超過45MHz-50MHz，而且工作在這個頻率之上的電路已經占到了整個電子系統一定的份量(比如說1/3),就稱為高速電路。實際上，信號邊沿的諧波頻率比信號本身的頻率高，是信號快速變化的上升沿與下降沿(或稱信號的跳變)引發了信號傳輸的非預期結果。因此，通常規定如果線傳播延時大于1/2數字信號驅動端的上升時間， 則認為此類信號是高速信號并產生傳輸線效應。因此必須避免傳輸線效應，防止原邏輯電路信號被疊加或相抵消而改變。 2.1.2 嚴格控制關鍵網線的走線長度 如果設計中有高速跳變的前后沿時間,就必須考慮到在PCB板上存在傳輸線效應的問題。現在普遍使用的很高時鐘頻率的快速集成電路芯片更是存在這樣的問題。解決這個問題有一些基本原則：如果采用CMOS或TTL電路進行設計，工作頻率小于10MHz.布線長度應不大于7英寸。工作頻率在50MHz布線長度應不大于1.5英寸。如果工作頻率達到或超過75MHz布線長度應在1英寸。對于GaAs芯片最大的布線長度應為0.3英寸。如果超過這個標準，就存在傳輸線的問題。 2.1.3 合理規劃走線的拓撲結構 解決傳輸線效應的另一個方法是選擇正確的布線路徑和終端拓撲結構。走線的拓撲結構是指一根網線的布線順序及布線結構。當使用高速邏輯器件時，除非走線分支長度保持很短.否則邊沿快速變化的信號將被信號主干走線上的分支走線所扭曲。通常情形下，PCB走線采用兩種基本拓撲結構，即菊花鏈(daisychain)布線和星形(star)分布。 對于菊花鏈布線，布線從驅動端開始，依次到達各接收端。如果使用串聯電阻來改變信號特性，串聯電阻的位置應該緊靠驅動端。在控制走線的高次諧波干擾方面，菊花鏈走線效果最好 但這種走線方式布通率最低，不容易100％布通。在實際設計中，我們是使菊花鏈布線中分支長度盡可能短，安全的長度值應該是：Stub Delay <= Trt*0.1。例如，高速TTL電路中的分支端長度應小于1.5英寸 這種拓撲結構占用的布線空間較小并可用單一電阻匹配終結。但是這種走線結構使得在不同的信號接收端信號的接收是不同步的。 對于星形拓撲結構，布線從驅動端開始.平行到達各接受端，可以有效的避免時鐘信號的不同步問題。2.1.4 抑止電磁干擾解決信號完整性問題將改善PCB板的電磁兼容性(EMC) ，其中非常重要的是保證PCB板有很好的接地。對復雜的設計采用一個信號層配一個地線層是十分有效的方法。此外，使電路扳的最外層信號的密度最小也是減少電碰輻射的好方法，這種方法可采用“表面積層”技術“Build-up”設計制作PCB來實現。表面積層通過在普通工藝PCB上增加薄絕緣層和用于貫穿這些層的微孔的組合來實現，電阻和電容可埋在表層下，單位面積上的走線密度會增加近一倍，因而可降低PCB的體積。另外還可以利用嚴格的阻抗和疊層設計來控制線寬、線間距。減少信號傳輸線帶來的效應。 2.2 高速印制電路板的布線設計要點 2.2.1 多層布線 一個好的疊層結構是對大多數信號整體性問題和EMC問題的最好防范措施，而高速電路往往集成度較高，布線密度大，采用多層板既是布線的必需，也是降低干擾的有效手段。有資料顯示同種材料時四層板要比雙面板的噪聲低20dB。高速信號的布線麻應安排在同一對信號層內；除非遇到因SMT器件的連接而不得不違反這一原則。一種信號的所有走線都應有共同的返回路徑(即地線層)。 相鄰布線的兩個信號層看成一對，元件驅動和接收信號的接地連接最好能夠直接連接到與信號布線層相鄰的層面。表層布線寬度按英寸計，應小于按納秒計的驅動器上升時間的三分之一(例如： 高速TTL的布線寬度為1英寸)。如果是多電源供電，在各個電源金屬線之間必須鋪設地線層使它們隔開。不能形成電容，以免導致電源之問的AC耦合。 高速模擬器件對數字噪音比較敏感，因此在兼具模擬和數字功能的印制電路板上，電源層通常是分離的，使用分離的電源層時，務必注意不要將數字電路的電源層和模擬電路的電源層重疊在一起。模擬和數字電源層的分離用于隔離彼此之間的電流，一旦出現電源層的重疊，就將造成電容的耦合，從而失去隔離的作用。 2.2.2 引線 高速印制電路板上的引線盡量用直線， 需要轉折可采用45°折線或圓弧轉折，可減少高頻信號對外的發射和相互之間的耦合。 高頻電路器件的管腳間引線越短越好，引線越長，帶來的分布電感和電容值越大，會影響系統的高頻信號的傳輸，同時也會改變電路的特性阻抗，導致系統發生反射、震蕩等。 注意避免高速電路信號線的平行走線，而造成的“交叉干擾”，若無法避免，可在平行信號線的反面布置大面積“地”來大幅度減少干擾 在相鄰的兩個層，走線方向一定取為互相垂直。 各類信號線不能形成環路，如果產生環路電路，將在系統中產生很大的干擾。高速信號布線應盡量避免分枝或形成樹樁，而導致的信號反射和過沖。采用菊花鏈布線可有效避免環路的形成，降低對信號的影響。對雙面板而言，電源線靠近信號線。 2.2.3 布置旁路電容 所有的系統都會遇到噪音問題. 電源層單獨無法消除線路噪音，每個集成電路塊的附近應設置一個或幾個高頻去耦電容。通常情況下1uF-10uF 電容放置在印制電路板的電源輸入 ，而0.01-0.1uF電容則放置在印制電路板的每個有源器件的電源引腳和接地引腳上。這里旁路電容充當的是濾波器的角色.大電容(≈ 1OuF)放置在印制電路板的電源輸入上,用以濾波通常由電路板外產生的較低頻信號(比如60Hz線路頻率)。印制電路板上有源器件產生的噪音諧波范圍在100MHz以上。每個芯片上放置的旁路電容(0.1uF)通常比印制電路板間的電容小得多。 2.2.4 過孔設計 高速印制電路板上元件連接過程中所用到的鍍通孔越少越好，據測，一個鍍通孔可帶來約0.5pF的分布電容，導致電路的延時明顯增加。 鍍通孔的設計應注意以下幾點：選擇合理尺寸的鍍通孔.如從4層到10層的電路板常選擇10mil/20mii(鉆孔/焊盤)或16mil/30mil的鍍通孔較好，對于高密度的小尺寸的電路板可使用8mil/18mil的鍍通孔。對于電源或地線的鍍通孔則可以考慮使用較大尺寸，以減少阻抗。 根據上圖公式可得，印制電路板的厚度越小可減少鍍通孔的寄生電容，減少對信號的不利影響 信號線盡量走同一層，減少鍍通孔。 電源和地的管腳要就近放置鍍通孔，而鍍通孔與管腳間的引線越短越好，以減少電感的產生 在信號換層的鍍通孔附近放置一些接地的鍍通孔，為信號提供最近的回路。 表2 旁路電容類型 3 總結 隨著科技的發展，高頻電路在電子產品中使用也越趨頻繁，根據不同的需要，利用各種軟件對高速印制電路板進行設計及布線，這里針對其中的主要注意事項，作了分析說明，為實現高速系統提供了理論與實施的可能性。根據實際情況與相關標準規范，結合使用工藝要求.另外還要考慮成本耗材，從整體上考慮，才可設計出經濟實用的高速印制電路板。 |
