|
DC/DC轉換器TPS54350可在信號處理系統中提供多個電壓，具有靈活、高效、緊湊等特點。 TPS54350是具有內部MOSFET的高效DC/DC轉換器，連續輸出電流為3A時，支持輸入電壓范圍為4.5～20V，可使設計人員直接通過中壓總線(而非依賴額外的低電壓總線)為DSP、FPGA和微處理器供電。 特性和功能 TPS54350的輸入電壓為4.5～20V，輸出電壓可調低至0.891V，PWM頻率固定為250kHz、500kHz或250～700kHz的可調節范圍，還具有完善的保護功能。 TPS54350的管腳功能如下。 ● VIN：電壓輸入引腳，必須旁路接一個低差錯秒比率(ESR)為10μF的陶瓷電容； ● UVLO ：低電壓鎖定輸出； ● PWRGD：開溝道輸出。引腳為低時，表示輸出低于期望的輸出電壓值。PWRGD比較器的輸出端有一個內部的上升沿濾波器； ● RT：頻率設置引腳。在RT引腳與地(AGND)之間接一個電阻器來設置轉換頻率。將RT引腳與地連或是懸空，可以來得到一個內部的備選頻率； ● SYNC：雙向IO同步引腳。當RT引腳懸空或置低時，SYNC為輸出；當它與一個下降沿信號連接時，亦可作為一個輸入端口來同步系統時鐘； ● ENA：使能引腳。低于0.5V時，芯片停止工作；懸空時被使能； ● COMP：誤差放大器輸出； ● VSENSE：誤差放大器轉換節點，基準電壓值； ● AGND：模擬地，內部與感應模擬地電路連接。與PGND和PowerPAD連接； ● PGND：電源地，與AGND和PowerPAD連接； ● VBIAS：內部8.0V偏置電壓。引腳要接一個0.1μF的陶瓷電容； ● PH：相位，與外部L-C濾波器連接； ● BOOT：在BOOT引腳與PH引腳之間連接一個0.1μF的陶瓷電容。 圖1是TPS54350的實際應用電路圖，圖中給出的是其中的一種情況，其輸出電壓是可變的，通過改變電阻R2的值，來得到期望的輸出電壓值。圖中的輸入電壓為12V，輸出電壓為3.3V，其中R2的計算公式為 R2 = R1 x 0.891/(Vo - 0.891)，此時的R2阻值為374Ω，R1=1kΩ。 表1中給出當R1=1kΩ和R1=10kΩ時的幾種輸出電壓之下的R2的值。本文所設計的系統中，就是運用圖1所示的電路來實現的。根據不同的輸出電壓要求，賦給R2不同的阻值，其阻值的取法可參照表1。另外，對于一個設計者來說，在設計電路時要考慮到以下幾個因素，見表2。本系統中的R1阻值為1kΩ。 在信號處理系統中的應用 本信號處理系統采用的是ADI公司的ADSP TS101s芯片所組成的多片某仿真雷達信號處理系統，系統主要由五片DSP、一片CPLD和七片TPS54350組成。在以往使用MAX1951的經驗基礎上，經過多方面的設計考慮，系統采用了TPS54350芯片。從表1可以看出，TPS54350可以輸出3.3V和1.2V的電壓。系統中的DSP采用的是240MHz的時鐘，每個指令周期約為4.17ns。根據ADSP TS101s的操作條件可知，當溫度為25℃，時鐘CCLK為250MHz時，典型情況下的VDD(1.25V)供電電流的典型值為1.2A，VDD_IO的供電電流小于137mA。TPS54350的額定輸出電壓為3A，所以此系統的設計是合理的。 TigerSharc DSP有三個電源，其中數字3.3V(VDD_IO)為I/O供電；數字1.2V(VDD)為DSP內核供電；模擬1.2V(V)為內部鎖相環和倍頻電路供電。系統將主機送來的5V經過TPS54350得到3.3V和1.2V的電壓。各片DSP的數字1.2V(VDD_A)電源各由一片TPS54350供給。五片DSP內部模塊1.2V(VDD_A)由同一DSP芯片的VDD(+1.2V)經濾波網絡后解決。五片DSP的I/O 3.3V電源直接由主機送來的5V經過TPS54350得到的3.3V統一供給，同時也提供CPLD(EP1k30)的VCC_IO(+3.3V)的電壓。其中CPLD的VCC_INT(+2.5V)利用TPS54350輸出的+2.5V的電壓來供電。本文給出了系統的供電框圖，如圖2所示。圖3中給出了單片DSP的內核供電框圖及外圍電路配置。 TPS54350采用的是小型16引腳HTSSOP封裝。根據以往的經驗，建議設計者在設計PCB時，最好給TRS54350加上散熱片，電源線盡量粗。在TPS54350的前后均加上了濾波網絡，盡量保證得到比較合適的電壓。 系統中的EP1K30產生上電復位波形和時序控制。由于EP1K30需要一個配置芯片，而且它和DSP存在一個上電先后的問題。也就是說，在上電后，如果CPLD芯片完成配置文件的讀入時，DSP仍未上電穩定，則應充分延長Tstart_IO的低電平時間，以避免DSP上電未穩定而CPLD上電波形已結束。因此，應保證DSP上電穩定先于CPLD芯片配置文件的讀入，此問題在系統設計時應予以充分重視，否則DSP將無法正常工作。TigerSharc DSP要求數字3.3V和1.2V應同時上電。若無法嚴格同步，則應保證內核電源1.2V先上電，I/O電源3.3V后上電。本系統在數字3.3V輸入端并聯了一個大電容，而在數字1.2V輸入端并聯了一個小電容，其目的就是為了保證3.3V充電時間大于1.2V充電時間，以便很好地解決電源供電先后的問題。 參考文獻 1 4.5V TO 20V INPUT,3A OUTPUT SYNCHRONOUS PWM SWITCHER WITH INTEGRATED FET (SWIFT)， OCTOBER 2003-REVISED OCTOBER 2004，Texas Instruments Inc 2 ADSP-TS101S TigerSHARC Embedded Processor Prelimianry Datasheet.Rev.PrA,June 2000, Analog Devices,Inc 3 劉書明,蘇濤,羅軍輝. TigerSHARC DSP應用系統設計.電子工業出版社,2004.5 |
