|
在高端網(wǎng)絡(luò)和計算應(yīng)用中的高性能PHYIP,它可支持1.25 Gbps至12.5 Gbps的吞吐量并能使其功耗降低多達20% 新思科技公司（Synopsys, Inc.）宣布其多協(xié)議DesignWare Enterprise 12G PHY IP正式上市，該物理層知識產(chǎn)權(quán)（PHY IP）將使多樣化的高端網(wǎng)絡(luò)和計算應(yīng)用在功耗降低的同時提升了性能。DesignWare Enterprise 12G PHY是專門為應(yīng)對設(shè)計師們所面臨的不斷增長的性能/功耗平衡挑戰(zhàn)而設(shè)計，它使設(shè)計師能夠輕松地將各種企業(yè)級通信協(xié)議集成到他們的系統(tǒng)級芯片（SoC）上，包括PCI Express 3.0、SATA 6G、10GBASE-KR、10GBASE-KX4 (XAUI)、1000BASE-KX、CEI-6G/11G、SGMII、QSGMII、SFF-8431、CPRI、OBSAI和JESD204B等，，而使這些SoC具有比競爭性解決方案更高的性能同時功耗降低多達20%。 DesignWare Enterprise 12G PHY包括架構(gòu)性的創(chuàng)新，以明顯地降低企業(yè)應(yīng)用SoC的功耗。這種高性能模擬前端集成了在工作和待機兩種運行模式中的省電功能。該混合發(fā)送驅(qū)動器支持低功耗電壓模式和高擺幅電流模式，以及其它的可降低功耗的特性，如在驅(qū)動和決策反饋均衡（DFE）旁路模式下的L1子狀態(tài)、可選的I/ O電源。 高性能的DesignWare Enterprise 12G PHY支持從芯片到芯片、背板和端口側(cè)接口來確保復(fù)雜的系統(tǒng)集成。靈活的時鐘倍增器單元（CMU）包括多個鎖相環(huán)（PLL），以便在包括老式系統(tǒng)這樣要求最嚴苛的應(yīng)用中，穿過長而有損耗的背板傳輸從1.25 Gbps到12.5 Gbps的高質(zhì)量數(shù)據(jù)。該模擬前端包括5級DFE（5-tap DFE）、連續(xù)時間線性均衡（CTLE）和前饋均衡（FFE），并帶有先進的算法用于啟動和任務(wù)模式適應(yīng)，以在高吞吐量通信通道中提升信號完整性。其帶有諸如參考時鐘轉(zhuǎn)發(fā)和PCI Express聚集及二分等先進功能的多通道架構(gòu)，為設(shè)計師提供了一種用于各種高速SoC的靈活的、可擴展的PHY IP解決方案。 “作為一家加入PCI-SIG超過10年的成員，Synopsys在開發(fā)PCIe 技術(shù)方面已經(jīng)扮演了一種重要的角色，”PCI-SIG主席兼總裁Al Yanes表示：“其對PCIe 3.0架構(gòu)的支持有助于使PCI Express生態(tài)系統(tǒng)的不斷成功�！� “根據(jù)數(shù)據(jù)中心和云處計算的最新趨勢，在諸如軟件定義聯(lián)網(wǎng)和低功耗微服務(wù)器中，系統(tǒng)架構(gòu)師正越來越多地在單個SoC中實現(xiàn)多個高帶寬通訊協(xié)議，”Synopsys公司IP和系統(tǒng)市場副總裁John Koeter評論道：“通過在我們多樣化的數(shù)據(jù)中心IP產(chǎn)品組合中增加DesignWare Enterprise 12G PHY IP，我們能夠幫助設(shè)計師更好地處理全新云計算架構(gòu)中的性能和功耗問題�！� 供貨 采用28納米工藝技術(shù)的DesignWare Enterprise 12G PHY IP已經(jīng)開始供貨，采用14/16納米FinFET工藝技術(shù)的IP正在開發(fā)。Synopsys面向數(shù)據(jù)中心的DesignWare IP產(chǎn)品組合還包括用于40G/10G/1G以太網(wǎng)、DDR4/3、PCI Express 3.0/2.0、USB 3.0/2.0、SATA 6G和ARM AMBA AXI4和 AMBA 3連接器的解決方案，邏輯庫與嵌入式存儲器；以及Synopsys ARC處理器，上述所有的產(chǎn)品現(xiàn)在都已可供貨。 新思科技（Synopsys）是一家為各種SoC設(shè)計提供高質(zhì)量并經(jīng)硅驗證IP解決方案的領(lǐng)先供應(yīng)商，其豐富的DesignWare IP產(chǎn)品系列包括完整的接口IP解決方案，如支持多個廣泛應(yīng)用的協(xié)議的控制器、物理層IP（PHY）和驗證IP，模擬IP，各種嵌入式存儲器，邏輯庫，處理器內(nèi)核和子系統(tǒng)。為了支持軟件開發(fā)及IP的軟硬件集成，Synopsys還為其多種IP產(chǎn)品提供驅(qū)動器、事務(wù)級模型和原型。Synopsys的 HAPS基于FPGA的原型解決方案支持在系統(tǒng)環(huán)境中驗證IP和SoC。Synopsys的Virtualizer虛擬原型工具箱使開發(fā)人員能夠比傳統(tǒng)方法提前很多就開始為IP或者整個SoC開發(fā)軟件。憑借一種穩(wěn)健的IP開發(fā)方法學(xué)，以及在質(zhì)量、IP原型、軟件開發(fā)及綜合性技術(shù)支持等領(lǐng)域內(nèi)的大力投入，Synopsys使設(shè)計師能夠加快產(chǎn)品的上市并減小集成風(fēng)險。如需更多有關(guān)DesignWare IP的信息，請訪問：http://www.synopsys.com/designware。 |
