SystemVerilog專(zhuān)輯，十幾本

發(fā)布時(shí)間：2010-7-3 16:09 發(fā)布者：topcircuit

關(guān)鍵詞： SystemVerilog

《SystemVerilog for Design》Springer 2004年出版，2006年9月第二版。

SystemVerilog for Design(2nd edition).pdf (2.9 MB)

中文版為《SystemVerilog 硬件設(shè)計(jì)及建模》，科學(xué)出版社2007年10月出版。

SystemVerilog硬件設(shè)計(jì)及建模（課件）.rar (145.32 KB)

本文地址：http://www.qingdxww.cn/thread-14406-1-1.html 【打印本頁(yè)】

本站部分文章為轉(zhuǎn)載或網(wǎng)友發(fā)布，目的在于傳遞和分享信息，并不代表本網(wǎng)贊同其觀點(diǎn)和對(duì)其真實(shí)性負(fù)責(zé)；文章版權(quán)歸原作者及原出處所有，如涉及作品內(nèi)容、版權(quán)和其它問(wèn)題，我們將根據(jù)著作權(quán)人的要求，第一時(shí)間更正或刪除。

網(wǎng)友評(píng)論

topcircuit 發(fā)表于 2010-7-3 16:12:47

《SystemVerilog for verification》, Springer 2006年7月出版，2008年9月第二版。中文版為《SystemVerilog驗(yàn)證 -- 測(cè)試平臺(tái)編寫(xiě)指南》，科學(xué)出版社2009年9月出版。

SystemVerilog for Verification(2nd).pdf (2.49 MB)

topcircuit 發(fā)表于 2010-7-3 16:25:17

《Verification Methodology Manual for SystemVerilog 》Springer 2005年5月出版。中文版為《SystemVerilog驗(yàn)證方法學(xué)》，北京航空航天大學(xué)出版社2007年5月出版。

Verification Methodology Manual for SystemVerilog.pdf (2.06 MB)

SystemVerilog 驗(yàn)證方法學(xué).part01.rar (4.77 MB)

SystemVerilog 驗(yàn)證方法學(xué).part02.rar (4.77 MB)

SystemVerilog 驗(yàn)證方法學(xué).part03.rar (4.77 MB)

SystemVerilog 驗(yàn)證方法學(xué).part04.rar (4.77 MB)

SystemVerilog 驗(yàn)證方法學(xué).part05.rar (4.77 MB)

SystemVerilog 驗(yàn)證方法學(xué).part06.rar (4.77 MB)

SystemVerilog 驗(yàn)證方法學(xué).part07.rar (4.77 MB)

SystemVerilog 驗(yàn)證方法學(xué).part08.rar (4.77 MB)

SystemVerilog 驗(yàn)證方法學(xué).part09.rar (4.77 MB)

SystemVerilog 驗(yàn)證方法學(xué).part10.rar (538.03 KB)

topcircuit 發(fā)表于 2010-7-3 16:47:04

《Writing Testbenches Using SystemVerilog》Springer 2005年9月出版。作者為VMM的第一作者。

Writing Testbenches using SystemVerilog.pdf (2.9 MB)

topcircuit 發(fā)表于 2010-7-3 16:50:15

《Hardware Verification With SystemVerilog》 springer 2007年3月出版。

Hardware Verification with SystemVerilog.pdf (3.49 MB)

本書(shū)作者2006年出版了《Hardware Verification With C++》。

Hardware Verification with C++.pdf (2.32 MB)

topcircuit 發(fā)表于 2010-7-3 16:54:08

《高級(jí)驗(yàn)證方法學(xué)》電子科技大學(xué)出版社 2007年8月出版。作者為mentor資深驗(yàn)證技術(shù)專(zhuān)家，英文版書(shū)名為《The Verification Cookbook》，簡(jiǎn)稱(chēng)AVM，2006年12月出版。

高級(jí)驗(yàn)證方法學(xué)（中文版）（by mentor）.pdf (3.34 MB)

topcircuit 發(fā)表于 2010-7-3 16:57:43

《Verilog and SystemVerilog Gotchas — 101 Common Coding Errors and How to Avoid Them》Spring 2007年9月出版。

Verilog and SystemVerilog Gotchas.pdf (6.65 MB)

topcircuit 發(fā)表于 2010-7-3 17:04:29

《SystemVerilog_3.1a Language Reference Manual》2004年5月問(wèn)世。中文版為《SystemVerilog3.1a語(yǔ)言參考手冊(cè)》。

SystemVerilog_3.1a Language Reference Manual.pdf (4.05 MB)

SystemVerilog 3.1a 語(yǔ)言參考手冊(cè).rar (2.49 MB)

《IEEE Standard for SystemVerilog — Unified Hardware Design , Specification , and Verification》IEEE 2009年11月出版。

abbr_448df0187461bbeedb796a443d3aea95.rar (5.79 MB)

topcircuit 發(fā)表于 2010-7-3 17:14:58

《Verification Methodology Manual for Low Power》2009年3月出版，由synopsys , Renesas Technology和ARM的資深驗(yàn)證團(tuán)隊(duì)合作完成。

VMM-LP_PDF.pdf (3.18 MB)

topcircuit 發(fā)表于 2010-7-3 17:17:46

《Digital System Design with Systemverilog》 prentice hall 2009年10月出版。作者為經(jīng)典教材《Digital System Design with VHDL》的作者。

Digital System Design with SystemVerilog(draft).pdf (2.51 MB)

topcircuit 發(fā)表于 2010-7-3 17:27:19

《A Practical Guide for SystemVerilog Assertion》，Springer 2005年4月出版。中文版為《SystemVerilog Assertions應(yīng)用指南》，清華大學(xué)出版社2006年10月出版。附書(shū)光盤(pán)內(nèi)容為書(shū)中所有代碼。