|
華虹半導(dǎo)體有限公司今日宣布推出全新的0.2微米射頻SOI (絕緣體上硅)工藝設(shè)計(jì)工具包(Process Design Kit，PDK)。這標(biāo)志著新的0.2微米射頻SOI工藝平臺(tái)已成功通過(guò)驗(yàn)證，并正式投入供客戶設(shè)計(jì)開(kāi)發(fā)使用。工藝設(shè)計(jì)工具包(PDK)的推出可協(xié)助客戶快速完成高質(zhì)量射頻器件的設(shè)計(jì)與流片。 華虹半導(dǎo)體的0.2微米SOI工藝平臺(tái)是專(zhuān)為無(wú)線射頻前端開(kāi)關(guān)應(yīng)用優(yōu)化的工藝解決方案。相比基于砷化鎵(GaAs)和藍(lán)寶石(SOS)襯底的射頻開(kāi)關(guān)設(shè)計(jì)，SOI可以使客戶在獲得優(yōu)秀性能和擴(kuò)展能力的同時(shí)，大幅降低成本，迅速有效率地達(dá)成設(shè)計(jì)目標(biāo)，提高產(chǎn)品競(jìng)爭(zhēng)力。SOI工藝平臺(tái)提供的2.5V器件具有更低的開(kāi)關(guān)插入損耗、更高的隔離度和更好的線性度。 華虹半導(dǎo)體的新方案是基于Cadence IC5141 EDA軟件的工藝設(shè)計(jì)工具包(PDK)，包括PSP SOI和BSIM SOI的射頻模型仿真平臺(tái)。此0.2微米射頻SOI工藝設(shè)計(jì)工具(PDK)可以方便設(shè)計(jì)人員針對(duì)射頻性能和芯片面積同時(shí)進(jìn)行優(yōu)化，設(shè)計(jì)并制造出高性能、低功耗無(wú)線射頻前端開(kāi)關(guān)，從而減少設(shè)計(jì)反復(fù)，很大程度地縮短客戶將產(chǎn)品推向市場(chǎng)的時(shí)間。 華虹半導(dǎo)體執(zhí)行副總裁孔蔚然博士表示：“近年來(lái)，隨著移動(dòng)互聯(lián)網(wǎng)和智能終端的蓬勃發(fā)展，射頻SOI芯片組在消費(fèi)類(lèi)電子產(chǎn)品中的應(yīng)用越來(lái)越多。0.2微米射頻SOI技術(shù)是我們關(guān)注的又一重點(diǎn)，我們將積極推進(jìn)其在國(guó)內(nèi)市場(chǎng)的業(yè)務(wù)發(fā)展，幫助客戶搶占先機(jī)。射頻SOI工藝非常適合用來(lái)做智能手機(jī)、物聯(lián)網(wǎng)連接設(shè)備等射頻開(kāi)關(guān)的設(shè)計(jì)。透過(guò)在我們的射頻技術(shù)組合中增加0.2微米射頻SOI工藝方案，我們可為客戶提供一套完整的高性能且具備成本效益的射頻解決方案，還包括射頻CMOS，鍺硅(SiGe) BiCMOS以及配備射頻 PDK的嵌入式閃存工藝平臺(tái)�！� |
