|
1 引言 幾乎所有的模擬電路都需要穩(wěn)定的電壓源。電壓源的溫度系數(shù)。抗噪聲能力直接影響著電路的性能與精度。帶隙基準(zhǔn)因為較低的溫度系數(shù),與電源和工藝的相對無關(guān)性,與CMOS工藝較好的兼容性等,得到了廣泛應(yīng)用。 首先闡述了帶隙基準(zhǔn)的基本原理,然后介紹了常規(guī)的帶隙基準(zhǔn)結(jié)構(gòu)。在此基礎(chǔ)上,提出了一種新型帶隙基準(zhǔn)電路。該電路結(jié)構(gòu)簡單,具有較低的溫度系數(shù)和較高的電源抑制比。 2 帶隙基準(zhǔn)的基本原理 帶隙基準(zhǔn)產(chǎn)生基準(zhǔn)電壓源,如(1)式所示,是利用雙極晶體管基極-發(fā)射極電壓VBE得到的具有負(fù)溫度系數(shù)的電壓和利用熱電勢VT得到的正溫度系數(shù)電壓的倍數(shù)相加,得到與溫度無關(guān)的基準(zhǔn)電壓源。熱電勢VT的關(guān)系式通常用兩個相同晶體管的VBE差值產(chǎn)生。 VREF = VBE+KVT (1) (1)式兩邊分別對溫度求導(dǎo),并將溫度系數(shù)置零,得到: 當(dāng)VT為零時,VREF 等于硅的帶隙電壓Eg/q,故稱為帶隙基準(zhǔn)電壓。 3 電路結(jié)構(gòu)及其分析 3.1 常規(guī)的帶隙基準(zhǔn)電路 圖1所示是兩種常規(guī)的帶隙基準(zhǔn)電路,兩者都是通過箝制A,B點(diǎn)電壓相等,產(chǎn)生PTAT電流,再通過電阻R2將該電流轉(zhuǎn)變?yōu)殡妷?與晶體管的VEB相加,得到基準(zhǔn)電壓。兩者不同點(diǎn)是圖1(a)所示電路使用運(yùn)算放大器,圖1(b)所示電路使用電流鏡,使A,B電壓相等。運(yùn)放帶隙基準(zhǔn)的性能受運(yùn)算放大器的失調(diào)電壓。電源抑制比。增益等的嚴(yán)重影響。雖然可以通過仔細(xì)設(shè)計運(yùn)算放大器得到很好的性能,但是運(yùn)算放大器不僅引入了新的噪聲和功耗,而且還增加了設(shè)計難度。電流鏡帶隙基準(zhǔn)電路雖然沒有使用運(yùn)算放大器,但是因為溝道調(diào)制效應(yīng)等原因,也會造成基準(zhǔn)源精度的降低。 圖1 兩種常規(guī)的帶隙基準(zhǔn)電路 本文在圖1(b)常規(guī) 電流鏡帶隙基準(zhǔn)電路的基礎(chǔ)上,提出一種新型帶隙基準(zhǔn)電路,如圖2所示。 圖2 新型帶隙基準(zhǔn)電壓源 3.2 啟動電路 因為帶隙電路中存在簡并偏置點(diǎn),當(dāng)電源上電時,有可能出現(xiàn)所有支路都傳輸零電流的情況,使整個電路不能正常工作。因此,需要啟動電路讓電路在上電時擺脫簡并偏置點(diǎn)。 圖2電路中的M9~M14和Q5組成啟動電路。剛接通電源時,節(jié)點(diǎn)⑥為低電平。M9導(dǎo)通,給節(jié)點(diǎn)⑥充電。當(dāng)節(jié)點(diǎn)⑥電壓升到一定高度時,整個帶隙基準(zhǔn)電路開始正常工作,同時導(dǎo)致(6)式成立,從而在電路正常工作時M9處于截止?fàn)顟B(tài)。啟動電路不再對電路產(chǎn)生影響,完成電路的啟動。 VGS9=VCC-V⑥-VDS10-VDS11-VDS12=VCC-VEB3-VGS7-VDS10-VDS11-VDS12＜VTH9 (6) 3.3 基準(zhǔn)電壓產(chǎn)生電路 圖2中,M1,M2,M5,M6寬長比的比例為2∶1∶1∶2。M3,M4,M7 寬長比的比例為2∶1∶2。Q1,Q3~Q5是一樣的三極管,Q2是與Q1一樣的16個三極管的并聯(lián)。 M1~M5,Q1,Q2形成PTAT電流產(chǎn)生電路。M5還起反饋作用。M6,M7,Q3支路為M3,M4提供偏置電壓,同時起負(fù)反饋作用,使節(jié)點(diǎn)①電壓等于節(jié)點(diǎn)②電壓。Q1和Q3是一樣的三極管,M7和M3的柵極相連,使V⑤ =V③。假設(shè)節(jié)點(diǎn)③電壓不等于節(jié)點(diǎn)⑤電壓,如果V⑤＞V③,由VBE1＜VBE3得到I1＜I5,而由VGS3＞VGS7得到I1＞I5,與前面得到的結(jié)論相矛盾,所以,V⑤=V③,I1=I5,VGS1=VGS6,從而得到節(jié)點(diǎn)①電壓等于節(jié)點(diǎn)②電壓。由電流鏡和各個晶體管的尺寸比值,可得出IPTAT=I1=I2+I3=I4=I5=I6。因為M3和M4傳輸同樣的電流,漏極電壓又相等,它們接在同一個柵極電壓上,所以,V④=V③。 (7)式得到的正溫度系數(shù)電流IPTAT被鏡像到M8,Q4,R2支路。通過該電流流過R2產(chǎn)生的電壓和VEB4相加,得到所要的帶隙基準(zhǔn)電壓。 由VEB和VT在室溫下的溫度系數(shù),可得到零溫度系數(shù)的基準(zhǔn): VREF≈VEB+17.2 VT≈1.25(V) (10) 要使(10)式成立,兩電阻關(guān)系需滿足: R2/R1=17.2/ln m (11) 但是,實際電路會與這個比值有所偏差。最終電路得到了約1.25V的基準(zhǔn)電壓。 下面分析電路中兩個支路的反饋作用。首先分析M6,M7所在反饋支路。假設(shè)節(jié)點(diǎn)2電壓升高ΔV ,節(jié)點(diǎn)6電壓變化為: ΔV6= -gm6r6ΔV (12) 式中,r6為從節(jié)點(diǎn)6看進(jìn)去的電阻: ΔV 在M6,M7反饋支路經(jīng)過環(huán)路一圈后,最終返回到節(jié)點(diǎn)2的電壓變化量為: 式中,gmQ為三極管的跨導(dǎo)。從節(jié)點(diǎn)2看進(jìn)去的電阻為: 在M5反饋支路中,當(dāng)節(jié)點(diǎn)2電壓升高ΔV 時,可列出小信號方程: 節(jié)點(diǎn)4的電壓變化量為: 由(14),(15)式得, ΔV 經(jīng)過M5支路反饋后返回到節(jié)點(diǎn)2的電壓變化量為: 從(13)和(16)式可 以看出,這兩個支路反饋回來的電壓量ΔV2均與-ΔV 成正比,所以是負(fù)反饋。這兩路負(fù)反饋使電路比普通結(jié)構(gòu)有更大的環(huán)路增益,從而提高了環(huán)路的抗干擾能力和電路的電源抑制比,減小了常規(guī)結(jié)構(gòu)中溝道調(diào)制效應(yīng)對基準(zhǔn)源精度的影響。 4 仿真結(jié)果分析及電路版圖設(shè)計 基于0.18μm的標(biāo)準(zhǔn)CMOS工藝庫,對電路的啟動過程。溫度系數(shù)和電源抑制比進(jìn)行仿真。 當(dāng)電源電壓從0~2.5V變化時,進(jìn)行直流和瞬態(tài)仿真,檢查電路能否啟動。如圖3所示,該電路能夠正常啟動。當(dāng)電源電壓為2.5V 時,在-40℃~125℃溫度范圍內(nèi)觀察基準(zhǔn)電壓VREF的變化。 如圖4所示,在室溫(25℃)下,VREF的溫度系數(shù)約為零。由圖4曲線計算可得,該電路在這個溫度范圍內(nèi)的溫度系數(shù)為6.73×10-6 /℃。 圖3 電路的啟動仿真 ref的溫度變化曲線"> 圖4 帶隙基準(zhǔn)輸出電壓Vref的溫度變化曲線 圖5所示為電路的電源抑制比與頻率的曲線。可見,該電路在低頻時電源抑制比為54.8dB,具有較高的電源抑制比。在高電源電壓下,可以應(yīng)用共源共柵電路進(jìn)一步增加電源抑制比。 圖5 帶隙基準(zhǔn)的PSRR特性 設(shè)計的帶隙基準(zhǔn)電路用于流水線A/D轉(zhuǎn)換器。圖6所示為電路版圖。因為三極管Q1和Q2的匹配對電路精度影響很大,所以,在繪制版圖時,讓Q2包圍Q1,以增加其匹配度。因為電阻值的絕對誤差很大,而相對誤差很小,所以,該電路版圖的電阻按比例繪制,以減少誤差。 圖6 帶隙基準(zhǔn)電路版圖 5 結(jié)論 本文設(shè)計了一種無運(yùn)放帶隙基準(zhǔn)電路。該電路比傳統(tǒng)運(yùn)放帶隙基準(zhǔn)具有更少的功耗和噪聲,并消除了運(yùn)放失調(diào)電壓等參數(shù)對基準(zhǔn)精度的影響,減小了設(shè)計難度。該電路也比傳統(tǒng)的無運(yùn)放電流鏡帶隙基準(zhǔn)具有更高的電壓精度和電源抑制比。在2.5V電源電壓下,在-40℃~125℃溫度范圍內(nèi),溫度系數(shù)約為6.7×10-6/℃,電源抑制比為55dB。 |
