|
在未來兩年內(nèi)將有望繼續(xù)擴(kuò)大的低成本智能手機(jī)正在推動(dòng)著整個(gè)智能手機(jī)市場(chǎng)的發(fā)展，智能手機(jī)在新興市場(chǎng)中的廣泛采用和在成熟市場(chǎng)中替換功能機(jī)或基本型手機(jī)都是這個(gè)市場(chǎng)發(fā)展的推動(dòng)因素。細(xì)分的低成本智能手機(jī)使多家移動(dòng)手機(jī)設(shè)備制造商能夠進(jìn)入智能手機(jī)市場(chǎng)，這些制造商通過在高端和低端細(xì)分市場(chǎng)中與排名第一的手機(jī)供應(yīng)商三星電子(Samsung)競(jìng)爭(zhēng)，縮小了他們之間的差距。 在這些市場(chǎng)中競(jìng)爭(zhēng)的設(shè)備制造商必須提供高性價(jià)比的智能手機(jī)，并且需要在其旗艦型智能手機(jī)產(chǎn)品之下提供一檔或兩檔讓人滿意的功能集。對(duì)于低成本智能手機(jī)設(shè)備，諸如防水型設(shè)備或再添加一個(gè)心跳感應(yīng)器并使用高性能存儲(chǔ)都不是必須特性。然而，擁有高質(zhì)量的前置、后置攝像頭和一個(gè)高分辨率的顯示屏則都是關(guān)鍵功能—用戶期望在他們的低成本智能手機(jī)中也擁有它們。 要為新興和成熟市場(chǎng)中的新用戶提供低成本、高質(zhì)量的智能手機(jī)，制造商必須要有高集成度的硬件芯片(IC)，這些芯片以一種高性價(jià)比的方式提供必須具備的高端功能。 因此，智能手機(jī)器件制造商必須投資于系統(tǒng)集成，降低硬件成本。降低芯片成本給應(yīng)用處理器供應(yīng)商帶來了壓力，他們被要求在智能手機(jī)中盡可能集成許多系統(tǒng)元器件，并在特定的價(jià)格范圍內(nèi)為低成本智能手機(jī)的子細(xì)分市場(chǎng)打造最優(yōu)化的系統(tǒng)級(jí)芯片(SoC)。 在致力于降低成本和功耗的同時(shí)，設(shè)計(jì)師必須不斷推動(dòng)設(shè)計(jì)創(chuàng)新邁向新的天地。因此，集成最新的接口IP以優(yōu)化功耗、成本和上市時(shí)間勢(shì)在必行。 攝像頭和顯示屏的接口協(xié)議 由移動(dòng)行業(yè)處理器接口(MIPI)聯(lián)盟基于MIPI D-PHY制定的攝像頭串行接口(CSI-2)和顯示屏串行接口(DSI)協(xié)議被廣泛應(yīng)用于移動(dòng)設(shè)備中，該協(xié)議為低成本智能手機(jī)細(xì)分市場(chǎng)提供了一套靈活的、高性價(jià)比的解決方案；而D-PHY是在MIPI CSI-2和DSI應(yīng)用中把圖像傳感器和顯示屏與移動(dòng)手機(jī)和嵌入式應(yīng)用中的SoC連接在一起的物理層。它們是應(yīng)用處理器和顯示屏(使用DSI協(xié)議)或攝像頭和圖像傳感器(使用CSI-2協(xié)議)之間的事實(shí)標(biāo)準(zhǔn)接口。MIPI協(xié)議專為滿足圖像傳感器和顯示應(yīng)用的功能需求而設(shè)計(jì)和優(yōu)化，同時(shí)使成本和功耗降到最低。D-PHY經(jīng)濟(jì)地實(shí)現(xiàn)了高速和低速數(shù)據(jù)流，它通過物理層-協(xié)議接口(PPI)連接實(shí)現(xiàn)了協(xié)議層的連接。 如圖1所示，CSI-2是一條用于移動(dòng)應(yīng)用的高性能串行互連總線，它把攝像頭傳感器連接到數(shù)字圖像模塊，如主處理器或圖像處理器。CSI-2使用MIPID-PHY來作為物理層和高速差分接口，通常帶有好幾條數(shù)據(jù)通道(典型的是1、2、4或甚至是8條)和一條普通差分時(shí)鐘通道。出于配置的目的，一個(gè)基于I2C的邊帶攝像頭控制接口(CCI)被用來連接控制主機(jī)和攝像頭之間的信號(hào)。CSI-2協(xié)議支持應(yīng)用處理器、攝像頭傳感器和橋接應(yīng)用中所需的主機(jī)和設(shè)備接口。 圖1：MIPI攝像頭串行接口(CSI-2)。 圖2：MIPI顯示屏串行接口(DSI) 如圖2所示， DSI是一條高速、高分辨率的串行互聯(lián)總線， 它為顯示設(shè)備提供連接。DSI使用MIPI標(biāo)準(zhǔn)D- PHY 來作為物理層高速差分接口，帶有多達(dá)4條數(shù)據(jù)通道和一條普通差分時(shí)鐘通道。像素?cái)?shù)據(jù)和指令被串行化送到一個(gè)單獨(dú)的物理流中，而狀態(tài)能夠從顯示中讀回。該協(xié)議支持應(yīng)用處理器、顯示面板和橋接應(yīng)用中所需的主機(jī)和設(shè)備接口。它也支持運(yùn)行在視頻模式和指令模式中的顯示設(shè)備， 因?yàn)樵诟鼜?fù)雜和更低功耗實(shí)現(xiàn)中的需求依賴于系統(tǒng)實(shí)現(xiàn)和應(yīng)用。當(dāng)顯示面板上集成了顯示控制器和幀緩沖器時(shí)， 就需要指令模式。轉(zhuǎn)換通常是以一條指令接著數(shù)據(jù)像素/參數(shù)的形式發(fā)生。在指令模式中， 主機(jī)可寫入和讀出面板寄存器和幀緩沖器， 而在視頻模式中轉(zhuǎn)換時(shí)，像素?cái)?shù)據(jù)就被實(shí)時(shí)地從主機(jī)轉(zhuǎn)到面板。 推動(dòng)更高的數(shù)據(jù)速率 當(dāng)今市場(chǎng)上大多數(shù)可供使用的圖像和顯示傳感器都是在過去5到7年內(nèi)開發(fā)的，支持每條通道高達(dá)1,000 Mbps的高速突發(fā)模式。有好幾款設(shè)備都已量產(chǎn)，并支持超過1,000Mbps的速率，因?yàn)槠淠繕?biāo)是在相同數(shù)量的連接觸點(diǎn)上增加帶寬。 近期發(fā)布的MIPI聯(lián)盟D- PHYv1.2規(guī)范把D-PHY的高速突發(fā)功能擴(kuò)展到了每條通道2.5Gbps。顯示屏和圖像傳感器的開發(fā)人員們現(xiàn)在可以充分利用相同的設(shè)計(jì)和架構(gòu)，來使用四條數(shù)據(jù)通道支持高達(dá)10Gbps的聚合寬帶，或使用八條數(shù)據(jù)通道僅需稍作改動(dòng)來支持20Gbps的數(shù)據(jù)速率。使用長(zhǎng)期存在的、已驗(yàn)證過的、由多家供應(yīng)商開發(fā)的且不斷完善的架構(gòu)，提供了一種快速而低風(fēng)險(xiǎn)的方式，來達(dá)到想要的帶寬、上市時(shí)間和低成本的目標(biāo)。 推動(dòng)更低功耗 D-PHY的可擴(kuò)展性有助于節(jié)省功耗。它使用了許多可選的數(shù)據(jù)通道，并關(guān)閉了未使用的數(shù)據(jù)通道。在大部分情況下， 數(shù)據(jù)通道為了高速傳輸都運(yùn)行在單向模式下，此時(shí)一個(gè)Mas terD-PHY和Slave D-PHY分別源發(fā)送和接收時(shí)鐘。例如，SoC側(cè)實(shí)現(xiàn)的一個(gè)DSI主機(jī)應(yīng)用使用了一個(gè)MasterD-PHY來在板上作為源將信號(hào)發(fā)送給顯示屏，同時(shí)CSI-2主機(jī)應(yīng)用使用一個(gè)Slave D-PHY來從圖像傳感器接收信號(hào)。 因?yàn)镈-PHY不綁定在某個(gè)特定速率上，它可在尋找一個(gè)時(shí)鐘信號(hào)時(shí)基于產(chǎn)生的流量來優(yōu)化功耗，該時(shí)鐘信號(hào)與實(shí)際需要的數(shù)據(jù)速率相關(guān)。這種靈活性通過消除對(duì)不必要的存儲(chǔ)器緩存的需求和設(shè)計(jì)復(fù)雜性，創(chuàng)造了一種高性價(jià)比的解決方案。除此之外，DPHY支持高、低速(或低功率)運(yùn)行。高速傳輸使用了時(shí)鐘通道，而低功率運(yùn)行模式使用自帶時(shí)鐘數(shù)據(jù)以節(jié)省功率，同時(shí)時(shí)鐘通道保持空閑。 推動(dòng)更低的成本 MIPID-PHY v1.2規(guī)范包括為更高帶寬圖像和顯示傳感器提供各種吞吐量的增強(qiáng)，但是它也有助于降低成本。 能夠用較少數(shù)據(jù)通道發(fā)送相同數(shù)量數(shù)據(jù)的能力有助于降低芯片的面積和使用更少的引腳，它們都直接與應(yīng)用處理器的芯片成本相關(guān)。應(yīng)用處理器需要以4 Gbps的速率與一個(gè)圖像傳感器連接， 可以使用兩條運(yùn)行在2.0Gbps的數(shù)據(jù)通道，而不是四條運(yùn)行在1.0Gbps的數(shù)據(jù)通道。當(dāng)這種減少通道和引腳數(shù)量的方法被用于好幾個(gè)圖像傳感器時(shí)，將顯著降低芯片和封裝成本。 總結(jié) Synopsys的DesignWare MIPI IP已經(jīng)使許多SoC 開發(fā)人員能夠通過使用D-PHY 、CSI-2和DSIIP來實(shí)現(xiàn)量產(chǎn)。Design Ware MIPID-PHYv1.2 IP顯著地降低了面積、成本和功耗。該IP把產(chǎn)品上市時(shí)間縮到最短，同時(shí)可針對(duì)CSI-2和DSI應(yīng)用利用其可配置性選項(xiàng)和豐富的解決方案而使投資回報(bào)率達(dá)到最高，同時(shí)減少了支持多款應(yīng)用所需的SoC設(shè)計(jì)數(shù)量。 |
