Verilog HDL 高級數字設計(英文版) Advanced Digital Design with the Verilog HDL (美)Michael D. Ciletti 用HDL(硬件描述語言)進行行為建模是現代ASIC(專用集成電路)設計的關鍵。要想成為某個杰出設計團隊的一員,必須掌握設計流關鍵階段中HDL的使用。本書內容并不囿于基本原理和方法,比較適合數字設計入門課程之后較深入些的課程。 本書重點討論使用HDL進行數字設計的方法。如果讀者學過邏輯設計的入門課程,將對閱讀本書有很大幫助。作者希望通過以下手段逐步實現重點目標: .復習組合和時序邏輯的基本原理 .介紹在設計中如何使用硬件描述語言 .提供大量翔實的講解,使讀者能很快上手進行ASIC和/或FPGA(現場可編程門陣列)設計 .提供較深入的、使用現代設計工具的實例,引導讀者簡化、驗證自己的設計并使其更明晰 本書使用Verilog硬件描述語言作為通用的框架來支持所講述的設計活動,但本書的重點是開發、驗證并合成數字電路的設計,而不是Verilog 語言。大多數選過數字設計方面兩門以上課程的學生都應該熟悉至少一門編程語言,而且能夠在閱讀本書時進行相關的繪圖工作。 本書通過大量完整的實例講解了使用Verilog HDL進行超大規模集成電路設計的結構化建模方法、關鍵步驟和設計驗證方法等實用內容。全書共分11章,涵蓋了建模、結構平衡、功能驗證、故障模擬和邏輯綜合等關鍵問題,還有后綜合設計確認、定時分析及可測性設計等內容。 本書結構清晰,內容組織合理,適用于計算機、電子等相關專業本科高年級學生或研究生課程,同時也適用于對學習Verilog HDL及其在現代集成電路設計流中的應用感興趣的專業人員。 本書的errata、源碼及其它資料詳見 http://eceweb.uccs.edu/ciletti/A ... 20Verilog%20HDL.htm 電子工業出版社出版有此書的英文版,也有相應的中文翻譯版。 ![]() ![]() ![]() ![]() ![]() |
好東西 |
謝謝 |
謝謝了! |
謝了! |
One file is best! |
謝謝謝謝~~~ |
Advanced_Digital_Design_with_the_Verilog_HDL-M.D.Ciletti.part1.rar (7.63 MB, 下載次數: 204) |
Advanced_Digital_Design_with_the_Verilog_HDL-M.D.Ciletti.part2.rar (7.63 MB, 下載次數: 192) |
Advanced_Digital_Design_with_the_Verilog_HDL-M.D.Ciletti.part3.rar (7.63 MB, 下載次數: 181) |
Advanced_Digital_Design_with_the_Verilog_HDL-M.D.Ciletti.part4.rar (7.63 MB, 下載次數: 168) |
Advanced_Digital_Design_with_the_Verilog_HDL-M.D.Ciletti.part5.rar (4.67 MB, 下載次數: 191) |
Advanced_Digital_Design_with_the_Verilog_HDL-M.D.Ciletti.part1.rar (7.63 MB, 下載次數: 209) Advanced_Digital_Design_with_the_Verilog_HDL-M.D.Ciletti.part2.rar (7.63 MB, 下載次數: 198) Advanced_Digital_Design_with_the_Verilog_HDL-M.D.Ciletti.part3.rar (7.63 MB, 下載次數: 187) Advanced_Digital_Design_with_the_Verilog_HDL-M.D.Ciletti.part4.rar (7.63 MB, 下載次數: 173) Advanced_Digital_Design_with_the_Verilog_HDL-M.D.Ciletti.part5.rar (4.67 MB, 下載次數: 197) |