|
0 引言 隨著無線通信的快速發展和廣泛普及，無線系統標準對收發機的性能要求越來越高。功率放大器作為發射機的主要組成部分，其指標決定著發射機的性能，如效率 決定著整機功耗，線性度決定著整機的動態范圍，諧波分量大小又是發射機線性度的度量。傳統的功率放大器為了獲得較高效率，功放管通常會工作于飽和狀態，這 時將有大量的諧波分量產生。如果不對諧波分量加以回收和抑制，這不單會造成能量的浪費，降低了其效率，還會對其他信道的信號造成干擾。 通常功率放大器為了獲得較高的效率和較低的諧波分量都使得功率放大器工作于F類，但該結構需要采用λ/4傳輸線，占用空間面大，不利于小型化。采用了 低通輸出匹配網絡設計了一個工作于E類的功率放大器，在11 dBm輸入時的2～5階諧波分量分別為：-19 dBc、-30 dBc、-38.5 dBc、-41.7 dBc。但該結構采用E類放大器，它要求功放管具有較高的集電極擊穿電壓，這與集成電路發展趨勢相違背。采用GaN工藝設計的功率放大器，為了 獲得較好的諧波性能，該設計在輸出匹配網絡中引入了兩根開路傳輸線，但開路傳輸線的使用使得該方法與現代電路向小型化、集成度高方向發展相違背。 本文提出了一種結構簡單、利于集成且具有諧波抑制功能的輸出匹配網絡，利用該方法采用InGaP/GaAs HBT工藝設計了一個工作于2 GHz頻率的功率放大器。測試結果表明，利用該方法設計的功率放大器獲得了較高的效率和很好的諧波性能。 1 電路設計 一個典型的功率放大器通常由輸入匹配網絡、放大電路、直流偏置電路和輸出匹配網絡組成。然而對功率放大器性能起決定性作用的還是匹配網絡。它作為 功率放大器的重要組成部分，任何一個不合適的匹配網絡都可能會引起電路的不穩定，導致功率放大器輸出功率小、效率低，惡化其線性度。設計匹配網絡時，在滿 足基本的阻抗變換的同時，還要兼顧到其諧波阻抗，插入損耗以及網絡的帶寬，最后還需要考慮所設計的網絡是否易于實現以及小型化。 1.1 具有諧波抑制功能的輸出匹配網絡 輸出匹配網絡作為匹配網絡中最重要的部分，決定著功率放大器的功率和效率，以及最終功率放大器的諧波性能。文獻[6-7]詳細說明了輸出匹配網絡二次諧 波阻抗對其效率的影響，但都忽略了高次諧波的影響。本文設計的輸出匹配網絡在考慮二次諧波阻抗的同時，還兼顧了高次諧波阻抗，其結構如圖1所示。 其中C1起隔直作用，L1、C3和L5、C2構成一個二級低通網絡，在基頻時主要起阻抗變換作用，在高階奇次諧波處呈現出高阻抗，C4和L4構成一個串 聯LC諧振網絡，諧振頻率為2ω0，其中ω0為基頻，使得輸出網絡在二次諧波處得到一個短路的負載。該結構類似于F類功率放大器[8]，對奇次諧波負載呈 現高阻抗，對偶次諧波負載呈現低阻抗，有利于對功放管的輸出電壓電流波形進行整形，減小兩者之間的重合提高了效率[9]。同時為了對高次諧波能量進行回收 和抑制，在該兩級LC低通匹配中加入了兩個電感L3和L2，它和C3、C2構成一個串聯諧振網絡，諧振頻率分別為3ω0和5ω0，即分別對3次諧波和5次 諧波進行處理。輸出匹配結構的分析如下：對于功放管的負載，它的值大小與輸出功率的關系為： 為了獲得較好的網絡帶寬，兩級LC低通匹配網絡中間級的阻抗為： 對于由LC構成的諧波處理網絡，當其諧振在高次諧波頻率上時，在基頻處，該網絡等效為一個電容，如圖2所示，設L2C2諧振在n次諧波處(圖2(a))，在基頻處它等效為電容Ceq1(圖2(b))，其關系為： 工作于基頻時，該網絡的阻抗為： 聯立(3)(4)兩式得： 即諧振網絡在基頻處的等效電容與諧振網絡的電容關系為： 對于本設計因L2C2諧振在5次諧波頻率處，L3C3諧振在3次諧波頻率處，所以有： 對于L4C4組成的串聯諧振網絡，其諧振頻率為2ω0，主要用于回收2次諧波能量，這樣能對功放管輸出端的電壓和電流波形進行整形，減小兩者之間的重合，提高功率放大器的效率。電容電感兩者之間滿足以下關系式： 1.2 整體電路設計 本文采用以上介紹的具有諧波抑制功能的輸出匹配網絡，采用InGaP/GaAs HBT工藝設計了一個工作于2 GHz頻率的高效率高諧波抑制的功率放大器，該放大器采用三級放大結構，供電電壓為5 V，具體電路結構如圖3所示。 該設計為了獲得高的增益采用了三級放大結構，其中第一級工作于A類狀態，以獲得高的線性度，該級采用了一個RC負反饋使電路能穩定工作;第二級工作于淺 AB類狀態;第三級為了獲得高的效率工作于深AB類狀態。其中虛線方框內的部分為片內實現，方框外的部分采用多層基板、綁定線和貼片元件來實現。對于級間 匹配網絡，匹配電感于外部綁定線實現有助于減少級間匹配網絡的插損，獲得了較高的效率和功率，同時調試靈活方便。對于輸出匹配網絡，其中L4由綁定線和基 板上的傳輸線共同組成，通過調節金線的長度，可以控制二次諧波分量的大小。而對于L3和L2，由于該網絡是對高次諧波進行抑制，所需電感較小，主要是由多 層基板的過孔構成。 2 測試結果 本芯片采用InGaP/GaAs HBT工藝制作，圖4為芯片實物圖，DIE面積為1 mm×1 mm，整體封裝大小為4 mm×4 mm。圖5為本設計S參數測試結果，測試平臺為安捷倫矢量網絡分析儀E5071C。測試結果表明，在2 GHz頻率處該設計的S參數為：S21=35.1 dB，S11 3 總結 本文通過在功率放大器的輸出匹配網絡中引入多個LC諧振網絡來對功率放大器的諧波能量進行回收和利用，提高了功率放大器的效率，抑制了負載端的諧波分 量。該方法簡單，易于實現及利于功率放大器的小型化。利用該方法設計了一個工作于2 GHz頻率的功率放大器，該功率放大器的實測結果為：增益為Gain=35 dB，1 dB壓縮點為P1dB=34.2 dBm，飽和工作時效率為PAE=48%，各次諧波分量大小分別為：HD2=-53 dBc、HD3=-58 dBc、HD4=-65 dBc、HD5=-60 dBc。測試結果表明，該方法設計的功率放大器獲得了很好的效率和諧波性能。 |
