|
通常所用的數據采集系統，其采樣對象都為大信號，即有用信號幅值大于噪聲信號。但在一些特殊的場合，采集的信號很微弱，其幅值只有幾個μV，并且淹沒在大量的隨機噪聲中。此種情況下，一般的采集系統和測量方法無法檢測該信號。本采集系統硬件電路針對微弱小信號，優化設計前端調理電路，利用測量放大器有效抑制共模信號（包括直流信號和交流信號），保證采集數據的精度要求。針對被背景噪聲覆蓋的微弱小信號特性，采用簡單的時域信號的取樣積累平均方法，有利于減少算法實現難度。 DSP芯片因其具有哈佛結構、流水線操作、專用的硬件乘法器、特殊的DSP指令、快速的指令周期等特點，使其適合復雜的數字信號處理算法。本系統采用TI公司的TMS320C542作為處理器，通過外部中斷讀取ADC數據，并實現取樣累加平均算法。 1 取樣積累平均理論 微弱信號檢測（Weak Signal Detection）是研究從微弱信號中提取有用信息的方法。通過分析噪聲產生的原因和規律，利用被測信號的特點和相干性，檢測被背景噪聲覆蓋的有用信號。常用的微弱信號檢測方法有頻域信號的相干檢測、時域信號的積累平均、離散信號的計數技術、并行檢測方法。其中時域信號積累平均是常用的一種小信號檢測方法。 取樣是一種頻率壓縮技術，將一個高重復頻率信號通過逐點取樣將隨時間變化的模擬量，轉變成對時間變化的離散量的集合，從而可以測量低頻信號的幅值、相位或波形。時域信號的取樣積累方法是在信號周期內將時間分成若干間隔，在這些時間間隔內對信號進行多次測量累加。時間間隔的大小取決于要求恢復信號的精度。某一點的取樣值都是信號和噪聲。 若要恢復的信號逼近真實信號，重復采樣的次數越多越好，取樣時間間隔必須要短。m的值越大及重復的次數越多，信號恢復的真實性越好。由于各方面的限制（如存儲器位數的制約），不可能做到任意多次的重復。 2 系統硬件設計 整個數據采集系統硬件電路包括前端調理電路和數據采集電路兩大部分。前端調理電路主要功能是消除共模干擾，對微弱小信號進行放大、濾除、差分輸出，經雙絞線傳輸至數據采集電路。數據采集電路完成數據采集并完成積累平均算法。 2.1 前端調理電路設計 前端調理電路由測量放大器、4階貝塞尓低通濾波器、差分輸出放大器構成（如圖1所示）。 2.2 采集電路設計 采集電路由差分放大器、增益放大器、A/D芯片、DSP、FLASH和CPLD組成（如圖3所示）。 采集電路啟動時，由固化在TMS320C542內部ROM中的引導程序，將Flash中的應用程序自舉加載在DSP內部的SRAM中。DSP支持不同的加載方式，本系統采用8位并行I/O加載方式。加載程序完成以后，DSP脫離FLASH獨立運行SRAM中的應用程序。DSP的應用程序中有專門的中斷程序，響應外部中斷并讀取數據。在DSP內部SRAM運行應用程序，提高程序運行速度，降低對外部ROM的速度要求，提高系統的實時性。由于TMS320C542的通用I/O接口較少，因此使用一片XC9536作為通用的I/O的擴展接口。由于CPLD可重復擦寫，TMS320C542通過CPLD對外設進行地址編碼有很大的靈活性和可修改性。 3 系統軟件的設計 數據采集系統的軟件包括DSP初始化程序，中斷向量表，應用程序（包括響應外部中斷程序）。采集系統啟動時首先運行DSP內部ROM固化的BOOT LOADER程序，將存儲在FLASH中的程序代碼加載到DSP內部RAM中。應用程序中首先是初始化程序，通過配置DSP內部寄存器，確定DSP具體的工作狀態，然后是中斷響應程序。中斷向量表對應DSP的各個中斷，包括硬件中斷和軟件中斷，DSP通過中斷向量表啟動中斷程序。 本采集系統在陣列感應測井中應用，具體的算法簡單歸結為采樣96個測試點，每點分別采樣4096次，將各點的采樣值累加，恢復微弱信號。本程序在DSP內部設一段連續的數據存儲器空間，用于存儲累加數據。最終的累加值的位數（12位采樣精度， 個采樣值疊加）為24位，每相鄰的2個字存儲空間存放一點的累加值。其程序簡要如下： 本文介紹基于DSP芯片、利用取樣累加平均的方法，檢測強噪聲覆蓋的微弱信號的數據采集系統。本系統硬件電路設計可靠，抗干擾能力強，測量精度高。算法簡單，易于DSP實現，滿足測井實時性的要求。 |
