|
作者 鐵流 微信公眾號：tieliu1988 日前，中科院微電子所成功研發(fā)出超高采樣率、寬頻帶的30Gsps 6bit超高速模擬數(shù)字轉(zhuǎn)換器（ADC）和數(shù)字模擬轉(zhuǎn)換器（DAC），成功大幅縮短了與先進(jìn)國家的技術(shù)差距，為我國在該領(lǐng)域擺脫國外技術(shù)壁壘限制增加了關(guān)鍵性的籌碼，對下游產(chǎn)業(yè)的發(fā)展起到了極大的促進(jìn)作用。更關(guān)鍵的是，該芯片已在武漢郵電科學(xué)院構(gòu)建的1Tb/s相干光OFDM傳輸驗證平臺上實(shí)現(xiàn)應(yīng)用驗證。 就在今年3月，美國對中興通訊進(jìn)行制裁的時候，由于中興通訊FPGA、光器件、高速ADC/DAC等器件很大程度上依賴從美國進(jìn)口，一些媒體甚至認(rèn)為中興通訊將可能遭遇寒冬，乃至破產(chǎn)。而本次的技術(shù)突破則有望使中興通訊在ADC/DAC方面擺脫受制于人的局面。 
ADC芯片 在當(dāng)下，數(shù)字系統(tǒng)和模擬系統(tǒng)已覆蓋了生活和工業(yè)生產(chǎn)的方方面面，比如計算機(jī)就是非常典型的數(shù)字系統(tǒng)，在工業(yè)領(lǐng)域，很多工業(yè)檢測多是連續(xù)變化的物理量，往往用與之對應(yīng)的電壓、電流或頻率等進(jìn)行模擬，因而這些都屬于模擬系統(tǒng)。而高速ADC/DAC則是連接數(shù)字系統(tǒng)和模擬系統(tǒng)的橋梁和媒介——數(shù)字模擬轉(zhuǎn)換器（DAC）是將數(shù)字信號轉(zhuǎn)化為模擬信號，而模擬數(shù)字轉(zhuǎn)換器（ADC）則反過來，將模擬信號轉(zhuǎn)化為數(shù)字信號。至于ADC/DAC是如何發(fā)揮各自作用的，則以光纖通信為例。 在光纖通信中，由于電纜和光釬傳輸?shù)亩际悄M信號（同軸電纜傳輸?shù)氖悄M信號，光纖傳輸?shù)氖枪饷}沖信號，大多屬于模擬信號），這就必須在發(fā)送端先把數(shù)字信號轉(zhuǎn)化為模擬信號，在接受端把模擬信號轉(zhuǎn)化成數(shù)字信號，也就是在發(fā)送端必須要有DAC，接收端安裝ADC，而如果ADC/DAC芯片性能有限，則直接會影響到光纖通信的傳輸速率。 實(shí)際上，受制于ADC/DAC芯片的性能，現(xiàn)在的光纖通信根本沒有達(dá)到理論性能的極限，還有很大的潛力可以挖掘，因此，高性能的ADC/DAC對5G通信，以及大數(shù)據(jù)中心、以太網(wǎng)光互聯(lián)、短距離互聯(lián)通訊等領(lǐng)域有著重要意義。另外，在軍用領(lǐng)域微電子所的該項技術(shù)突破也頗具意義——超高速ADC/DAC是雷達(dá)的重要器件，在電子戰(zhàn)中，頻率捷變也必須仰仗超高速ADC/DAC。 因此，超高速ADC/DAC無論對國防軍事，還是民用工業(yè)都意義非凡，而如此關(guān)鍵的技術(shù)，其技術(shù)制高點(diǎn)卻一直被美國、日本等發(fā)達(dá)國家把持，對中國而言非常不利，前段時間，中興通訊被美國制裁，據(jù)媒體聲稱超高速ADC/DAC也位列制裁名單之上。
DAC芯片 為打破西方國家對超高速ADC/DAC的技術(shù)壟斷，2006年，在微電子所研究員劉新宇帶領(lǐng)下成立了超高速數(shù)模混合電路研發(fā)團(tuán)隊，經(jīng)過近10年的技術(shù)積累，在國家“863”項目的支持下，成功研制出超高采樣率、寬頻帶的30Gsps 6bit ADC/DAC芯片，據(jù)微電子所公開信息顯示，30Gsps 6bit ADC芯片和30Gsps 6bit DAC芯片參數(shù)如下： 30Gsps 6bit ADC芯片面積為3.9mmx3.3mm，采用4路交織技術(shù)，子ADC采用自主創(chuàng)新的折疊內(nèi)插架構(gòu)。芯片內(nèi)部集成三項誤差校準(zhǔn)電路，通過與FPGA配合可實(shí)現(xiàn)通道之間的自動校準(zhǔn)。芯片輸出采用24路高速串行數(shù)據(jù)接口，支持在30GSps采樣率下全速率輸出。芯片的最高采樣率為30Gsps，每秒可產(chǎn)生300億次模數(shù)轉(zhuǎn)換，總功耗為8W。該款芯片的-3dB帶寬為18GHz。在30Gsps采樣率下，低頻有效位達(dá)到5bit，高頻有效位大于3.5bit，無雜散動態(tài)范圍（SFDR）大于35dBc。 30Gsps 6bit DAC的芯片面積為3mmx2.8mm，采用了分段式電流舵DAC架構(gòu)。該芯片集成24路高速串行數(shù)據(jù)接收器，以及4-1MUX高速電路，支持在30GSps采樣率下全速率輸出。該芯片還集成了占空比校正和延遲偏差校準(zhǔn)電路。測試結(jié)果表明芯片在30Gsps采樣率下工作時，低頻無雜散動態(tài)范圍（SFDR）達(dá)到44dBc，在第一奈奎斯特區(qū)內(nèi)SFDR大于28.5dBc。芯片總功耗6.2W。
SFDR測試結(jié)果
高頻測試結(jié)果 |
