本書主要以HDL(verilog/vhdl)為例,詳細(xì)講述了在IC DESIGN FLOW中Verification 以及Test的設(shè)計思想、方法和技巧,涵概了測試的各個方面,是目前進(jìn)行IC設(shè)計的同仁們最為推薦的一本寶典!! Writing Testbenches: Functional Verification of HDL Models ![]() |
hao shu bucuo |
thanks |
thanks |
謝謝樓主分享 |
這是本好書,不過好像是英文版的。。。 |
真的是很好的資料,再頂一下! |
這本書太老了,F(xiàn)在誰還用verilog做驗證啊?只有參考價值啦! |
不過還是謝謝! |
有中文嗎? 那可以參考著英文的看 |
好書 謝謝 |
謝謝樓主分享辛苦了 |
謝謝樓主分享辛苦了 |
謝謝分享! |