|
1.技術概覽： 第三代完全電介質絕緣的互補 SiGe BiCMOS 工藝 (BiCom3) 針對超高速高精度模擬集成電路而設計。上述器件的工作電壓為 5V，可在廣泛的溫度范圍內工作，其 fT 的范圍為 15-20 GHz，fmax 的值則達 40-50 GHz 的范圍，并最小化了集電極到基板的寄生現象。FT 的值反應出其性能比前一代互補技術要提高近三倍。 此器件建立在商用 SOI 晶圓之上。首先定義摻質濃度較大的 p 及 n 埋層。隨后沉淀的是0.65um的本征外延層，再加上填入氧化物的深、淺溝槽，盡可能減小寄生現象并提高電路密度。在確定雙溝道 (bipolar sinker)、CMOS 阱與柵層疊后，我們采用新穎的 dual-epi 工藝來形成 NPN 及 PNP SiGe 雙基極區。多發射極的尺寸極小，僅為 0.4 x 0.8μm2，采用獨特的界面處理工藝處理技 術形成。CMOS 柵極、多晶硅高精度電阻及雙基極多晶硅同時形成圖案。我們在基極接觸點上還采用 CMOS 源／漏注入。在多晶硅底板上采用 TiN 頂板，由此形成 MIM 電容，并選擇氧化電介質實現低電介質吸收效果。最后，我們將可用激光修整的 NiCrAl 薄膜電阻器集成到 1.0 mm 間距的 TLM 后端，從而完成有關工藝。圖 1 顯示了最終 NPN 及 PNP 器件的截面視圖。 2.雙極晶體管性能特點： 該技術的主要組件為雙極管。對于使用互補設計的高性能模擬應用，使 NPN 與 PNP 的 fT 性能合理正確地匹配（因數在 2 以內）極為有用。除高 fT 之外，高速線性運算放大器以有其它信號調節電路也需要高晶體管增益，主要特點簡而言之就是 βoVA 的積。增加 VA 通常以 fT 為代價，因為這需要提高基的摻雜級，因而導致移動性降低，并增加了發射極電容。添加 SiGe 可以增強基場 (field)，從而抵消上述影響，這樣在提高 VA 同時可得到更大的 fT。表 2 給出了雙極晶體管在室溫下的特性。 NPN 與 PNP 的 fT 及 fmax 曲線圖分別在圖 2 及圖 3 中給出，這里的器件為 0.4 x 0.8 um2 器件，而圖 4 和圖 5 則給出了有關器件的 Gummel 圖。 3.CMOS 與無源組件 除了雙極組件外，5V CMOS 也集成到工藝流程中，以支持信噪比 (SNR) 性能要求較高的高速模數轉換器 (ADC)。表 3 列出了 BiCom3 CMOS 晶體管特性。 工藝開發的關鍵在于集成穩定而高性能的無源組件。圖 6 顯示了 TiN-Ox-TiSi2 電容與NiCrAl 薄膜電阻器 (TFR) 的截面視圖。電容的 TiN 及 TiSi2 層實現了 MIM 性能，同時在選擇電介質材料時也實現了更大的靈活性，因為其在熱循環要求較高的后端模塊前集成了電容。 薄膜電阻器通過雙掩膜 (2-mask) 工藝流程集成到 TLM 后端中。圖 7 顯示了 Rs 的穩定性，它是 150 o C 下 NiCrAl 材料的時間函數。表 4 列出了 MIM 電容和 TFR 的主要介質參數。 &n bsp; 4.電路應用 我們采用 BiCom3 工藝制造出一款功能豐富的電壓反饋放大器，圖 8 顯示了其簡化示意圖。它采用一個 AB 類折疊式級聯(cascode) 輸入級，可實現較高的轉換率（高頻下的失真較低），并采用一個 AB 類鉆石型驅動器輸出級。表 5 給出了這種放大器初步得出的測量結果，此外還給出了最快的商用電壓反饋放大器的參數。10 倍頻率下 IMD3 降低 12dB （300MHz 下 -－72dB，相對于 30MHz 下-60dBc）。 更好的 rb、tp、cjc、及 cjs 參數提高了非主 (non-dominant) 極點的頻率，實現了更高的小信號帶寬（2500 MHz，高于JI工藝的 1000 MHz)。互補 SiGe 雙極技術以極低的失真實現了對稱架構。我們在 60MHz 上實現了低于 -100dBc 的三極互調制失真 (IMD3)，在 100MHz 低于 -90dBc，在 300MHz 上低于 -72dBc。上述結果來自互補 SiGe 雙極技術，以及寄生電容的降低，特別是電路高阻抗節點處的下降。此外，DI 晶體管的基極電阻極小，這也實現了較低的等效輸入噪聲電壓。 5.結論 帶有 MIM 電容及薄膜電阻器的完全氧化物絕緣的 5V 互補 SiGe BiCMOS 技術針對超高速模擬應用而開發。該技術實現了 b·VA 及 f·BVCEO 較高的 NPN 與 PNP 器件并為其更加匹配的特性。我們還實現了電壓與溫度系數極低的出色的無源組件。我們通過采用這些高性能組件實現了極其快速的電流反饋放大器，其性能遠遠超過當前市面上的產品。 鳴謝 我們感謝 Freising 制造、工程設計、特征設計及管理團隊對于我們完成這一項目給予的大力支持。 |
