|
１ 概述 ＴＬＣ５５１０是美國ＴＩ公司生產(chǎn)的新型模數(shù)轉(zhuǎn)換器件（ＡＤＣ），它是一種采用ＣＭＯＳ工藝制造的８位高阻抗并行Ａ／Ｄ芯片，能提供的最小采樣率為２０ＭＳＰＳ。由于ＴＬＣ５５１０采用了半閃速結(jié)構(gòu)及ＣＭＯＳ工藝，因而大大減少了器件中比較器的數(shù)量，而且在高速轉(zhuǎn)換的同時能夠保持較低的功耗。在推薦工作條件下，ＴＬＣ５５１０的功耗僅為１３０ｍＷ。由于ＴＬＣ５５１０不僅具有高速的Ａ／Ｄ轉(zhuǎn)換功能，而且還帶有內(nèi)部采樣保持電路，從而大大簡化了外圍電路的設(shè)計；同時，由于其內(nèi)部帶有了標(biāo)準(zhǔn)分壓電阻，因而可以從＋５Ｖ的電源獲得２Ｖ滿刻度的基準(zhǔn)電壓。ＴＬＣ５５１０可應(yīng)用于數(shù)字ＴＶ、醫(yī)學(xué)圖像、視頻會議、高速數(shù)據(jù)轉(zhuǎn)換以及ＱＡＭ解調(diào)器等方面。 ２ 內(nèi)部結(jié)構(gòu)、引腳說明及工作原理 ２．１ ＴＬＣ５５１０的引腳說明 ＴＬＣ５５１０為２４引腳、ＰＳＯＰ表貼封裝形式（ＮＳ）。其引腳排列如圖１所示。各引腳功能如下： ＡＧＮＤ：模擬信號地； ＡＮＡＬＯＧ ＩＮ：模擬信號輸入端； ＣＬＫ：時鐘輸入端； ＤＧＮＤ：數(shù)字信號地； Ｄ１～Ｄ８：數(shù)據(jù)輸出端口。Ｄ１為數(shù)據(jù)最低位，Ｄ８為最高位； ＯＥ：輸出使能端。當(dāng)ＯＥ為低時，Ｄ１～Ｄ８ 數(shù)據(jù)有效，當(dāng)ＯＥ為高時，Ｄ１～Ｄ８為高阻抗； ＶＤＤＡ：模擬電路工作電源； ＶＤＤＤ：數(shù)字電路工作電源； ＲＥＦＴＳ ：內(nèi)部參考電壓引出端之一，當(dāng)使用內(nèi)部電壓分壓器產(chǎn)生額定的２Ｖ基準(zhǔn)電壓時，此端短路至ＲＥＦＴ端； ＲＥＦＴ：參考電壓引出端之二； ＲＥＦＢ：參考電壓引出端之三； ＲＥＦＢＳ ：內(nèi)部參考電壓引出端之四，當(dāng)使用內(nèi)部電壓基準(zhǔn)器產(chǎn)生額定的２Ｖ基準(zhǔn)電壓時，此端短路至ＲＥＦＢ端。 ２．２ ＴＬＣ５５１０的內(nèi)部結(jié)構(gòu)及工作過程 ＴＬＣ５５１０的內(nèi)部結(jié)構(gòu)如圖２所示。由圖中可以看出：ＴＬＣ５５１０模數(shù)轉(zhuǎn)換器內(nèi)含時鐘發(fā)生器、內(nèi)部基準(zhǔn)電壓分壓器、１套高４位采樣比較器、編碼器、鎖存器、２套低４位采樣比較器、編碼器和１個低４位鎖存器等電路。ＴＬＣ５５１０的外部時鐘信號ＣＬＫ通過其內(nèi)部的時鐘發(fā)生器可產(chǎn)生３路內(nèi)部時鐘，以驅(qū)動３組采樣比較器。基準(zhǔn)電壓分壓器則可用來為這３組比較器提供基準(zhǔn)電壓。輸出Ａ／Ｄ信號的高４位由高４位編碼器直接提供，而低４位的采樣數(shù)據(jù)則由兩個低４位的編碼器交替提供。 ＴＬＣ５５１０的工作時序見圖３。時鐘信號ＣＬＫ在每一個下降沿采集模擬輸入信號。第Ｎ次采集的數(shù)據(jù)經(jīng)過２．５個時鐘周期的延遲之后，將送到內(nèi)部數(shù)據(jù)總線上。 在圖３所示的工作時序的控制下，當(dāng)?shù)谝粋�時鐘周期的下降沿到來時，模擬輸入電壓將被采樣到高比較器塊和低比較器塊，高比較器塊在第二個時鐘周期的上升沿最后確定高位數(shù)據(jù)，同時，低基準(zhǔn)電壓產(chǎn)生與高位數(shù)據(jù)相應(yīng)的電壓。低比較塊在第三個時鐘周期的上升沿的最后確定低位數(shù)據(jù)。高位數(shù)據(jù)和低位數(shù)據(jù)在第四個時鐘周期的上升沿進(jìn)行組合，這樣，第Ｎ次采集的數(shù)據(jù)經(jīng)過２．５個時鐘周期的延遲之后，便可送到內(nèi)部數(shù)據(jù)總線上。此時如果輸出使能ＯＥ有效，則數(shù)據(jù)便可被送至８位數(shù)據(jù)總線上。由于ＣＬＫ的最大周期為５０ｎｓ，因此，ＴＬＣ５５１０數(shù)模轉(zhuǎn)換器的最小采樣速率可以達(dá)到２０ＭＳＰＳ。 3 在線陣CCD數(shù)據(jù)系統(tǒng)中的應(yīng)用 圖４ 為ＴＬＣ５５１０的典型外接電路。圖中的ＦＢ１～ＦＢ３為高頻磁珠，模擬供電電源ＡＶＤＤ經(jīng)ＦＢ１～ＦＢ３為三部分模擬電路提供工作電流，以獲得更好的高頻去耦效果。 筆者研制的該線陣ＣＣＤ數(shù)據(jù)采集系統(tǒng)主要由時序發(fā)生器、ＣＣＤ驅(qū)動電路、視頻信號預(yù)處理電路及ＡＤＣ、數(shù)據(jù)存儲器、ＰＣ機等組成。ＴＬＣ５５１０的高速、內(nèi)帶采樣保持電路等特點使其更利于該設(shè)計。ＴＬＣ５５１０的主要作用是將ＣＣＤ輸出的高速模擬視頻信號轉(zhuǎn)換為與其模擬幅值相對應(yīng)的８位數(shù)字視頻信號。圖５是筆者設(shè)計的視頻信號Ａ／Ｄ轉(zhuǎn)換器ＴＬＣ５５１０的外圍電路。ＴＬＣ５５１０可使用外部和內(nèi)部兩種基準(zhǔn)電壓連接方法。其中外部基準(zhǔn)電壓從引腳ＲＥＦＴ和ＲＥＦＢ接入，并應(yīng)滿足： ＶＲＥＦＢ＋２Ｖ≤ＶＲＥＦ≤ＶＤＤＡ ０≤ＶＲＥＦＢ≤ＶＲＥＦＢ－２Ｖ ２Ｖ≤ＶＲＥＦＴ－ＶＲＥＦＢ≤５Ｖ 對于從零電平開始的正極性模擬輸入電壓，ＲＥＦＢ應(yīng)當(dāng)連接到模擬地ＡＧＮＤ。ＶＲＥＦＴ的范圍為２Ｖ～５Ｖ。如果要簡化電路，可利用ＴＬＣ５５１０的內(nèi)部分壓電阻從模擬電源電壓ＶＤＤＡ上取得基準(zhǔn)電壓。在本設(shè)計中，ＣＣＤ輸出的模擬視頻信號經(jīng)過反相、濾波、放大之后即為從零電平開始的正極性模擬電壓信號。因此，為了簡化電路并同時滿足設(shè)計要求，筆者選用了ＴＬＣ５５１０的內(nèi)部基準(zhǔn)方式，同時，因為ＣＣＤ視頻信號是２Ｖ基準(zhǔn)，所以，根據(jù)ＴＬＣ５５１０的自身的特點，在設(shè)計過程中，筆者將ＲＥＦＢＳ端與ＡＧＮＤ，而將ＲＥＦＴＳ與ＶＤＤＡ端相連，同時將ＲＥＦＢＳ短接至ＲＥＦＢ端，ＲＥＦＴＳ短接至ＲＥＦＴ端來獲得２Ｖ基準(zhǔn)電壓。 在用該數(shù)據(jù)采集系統(tǒng)采集數(shù)據(jù)的過程中，當(dāng)ＣＣＤ輸出端輸出視頻信號時，在由時序發(fā)生器產(chǎn)生的Ａ／Ｄ轉(zhuǎn)換控制時鐘ＣＬＫ的同步控制下， ＴＬＣ５５１０會將差動放大、低通濾波后的ＣＣＤ模擬視頻信號實時地轉(zhuǎn)換為與其模擬幅值相對應(yīng)的８位數(shù)字信號，當(dāng)ＴＬＣ５５１０的輸出使能 ＯＥ為低電平且高速數(shù)據(jù)存儲器的地址譯碼控制和寫控制均有效時，系統(tǒng)可將轉(zhuǎn)換結(jié)果存入高速數(shù)據(jù)存儲器，以等待ＰＣ機的讀取。為了使ＣＣＤ輸出的視頻信號能夠正確可靠的轉(zhuǎn)換和存儲，在設(shè)計過程中，筆者對ＴＬＣ５５１０的工作控制時鐘ＣＬＫ、輸出使能ＯＥ及高速數(shù)據(jù)存儲器的地址譯碼控制時鐘、讀寫控制時鐘的周期做了具體的時間預(yù)算，并對它們之間的邏輯相位關(guān)系做了詳細(xì)的研究。根據(jù)預(yù)算，筆者將時序發(fā)生器內(nèi)部的計數(shù)器、比較器、邏輯門以及Ｄ觸發(fā)器等進(jìn)行逐級分頻和邏輯組合，從而使其產(chǎn)生正確可靠的時序邏輯。系統(tǒng)及數(shù)據(jù)分析實驗證明，采用ＴＬＣ５５１０作為線陣ＣＣＤ視頻信號的Ａ／Ｄ轉(zhuǎn)換芯片，其接口電路簡單實用，使用方便，穩(wěn)定性好。 ４ 結(jié)束語 在對ＴＬＣ５５１０模數(shù)轉(zhuǎn)換器及其在線陣ＣＣＤ數(shù)據(jù)采集系統(tǒng)的應(yīng)用設(shè)計中，筆者通過實驗總結(jié)出如下經(jīng)驗： （１） 為了減少系統(tǒng)噪聲，外部模擬和數(shù)字電路應(yīng)當(dāng)分離，并應(yīng)盡可能屏蔽。 （２） 因為ＴＬＣ５５１０芯片的ＡＧＮＤ和ＤＧＮＤ在內(nèi)部沒有連接，所以，這些引腳需要在外部進(jìn)行連接。為了使拾取到的噪聲最小，最好把隔開的雙絞線電纜用于電源線。同時，在印制電路板布局上還應(yīng)當(dāng)使用模擬和數(shù)字地平面。 （３） ＶＤＤＡ至ＡＧＮＤ和ＶＤＤＤ至ＤＧＮＤ之間應(yīng)當(dāng)分別用１μＦ電容去耦，推薦使用陶瓷電容器。對于模擬和數(shù)字地，為了保證無固態(tài)噪聲的接地連接，試驗時應(yīng)當(dāng)小心。 （４） ＶＤＤＡ、ＡＧＮＤ以及ＡＮＡＬＯＧ ＩＮ 引腳應(yīng)當(dāng)與高頻引腳ＣＬＫ和Ｄ０～Ｄ７隔離開。在印制電路板上，ＡＧＮＤ的走線應(yīng)當(dāng)盡可能地放在ＡＮＡＬＯＧ ＩＮ 走線的兩側(cè)以供屏蔽之用。 （５） 為了保證ＴＬＣ５５１０的工作性能，系統(tǒng)電源最好不要采用開關(guān)電源。 |
