|
帶隙基準是所有基準電壓中最受歡迎的一種，由于其具有與電源電壓、工藝、溫度變化幾乎無關的突出優點，所以被廣泛地應用于高精度的比較器、A/D或D/A轉換器、LDO穩壓器以及其他許多模擬集成電路中。帶隙基準的主要作用是在集成電路中提供穩定的參考電壓或參考電流，這就要求基準對電源電壓的變化和溫度的變化不敏感。 本文結合工程實際的要求設計了一款具有低噪聲、高精度且可快速啟動的CMOS帶隙基準源。采用UMC公司的0.6μm 2P2M標準CMOS工藝模型庫進行仿真，HSPICE的仿真結果表明該基準在溫度特性、電源抑制比、功耗和啟動時間方面有著良好的性能。 1 帶隙基準的基本原理 帶隙基準的基本原理是根據硅材料的帶隙電壓和溫度無關的特性，利用△VBE的正溫度系數與雙極型晶體管VBE的負溫度系數相互抵消，實現低溫漂、高精度的基準電壓。雙極型晶體管提供發射極偏壓VBE；由兩個晶體管之間的△BE產生VT，通過電阻網絡將VT放大a倍；最后將兩個電壓相加，即Vref=VBE+aVT，適當選擇放大倍數a，使兩個電壓的溫度漂移相互抵消，從而可以得到在某一溫度下為零溫度系數的電壓基準。 結合圖1基準的等效結構圖來詳細推導此原理。 可知一般二極管上電流和電壓的關系為： 式中：VT=kT/q為熱電壓；k為玻爾茲曼常數；q為電荷量。 圖1中，R1、R2、R3，以及Q1、Q2構成帶隙電壓產生器，運算放大器OP和M16為反饋電路，保證A和B點電位相等。 由運算放大器的性質可知： 式中：AE2、AE1分別是Q2和Q1管的發射區面積，它們的比值為N：1。 由于VA=VR，就有，I2R2=I1R1，代入式(3)得： 于是就有以下關系： 可得出： 從式(7)中可得到基準電壓只與PN結的正向壓降、電阻的比值以及Q2和Q1管的發射區面積的比值有關，因此在實際的工藝制作中將會有很高的精度�；鶞式⒑螅鶞孰妷号c輸入電壓無關。第1項VEB具有負溫度系數，在室溫時約為-2 mV/℃；第2項VT具有正溫度系數，在室溫時約為+0.087 mV/℃。通過設定合適的工作點，便可以使兩項之和在某一溫度下達到零溫度系數，從而得到具有較好溫度特性的電壓基準。 圖1中Ib是基準提供給其他模塊的電流,與I0成比例，而I0為： 2 基準實際電路的實現與分析 本次設計的帶隙基準的實際電路如圖2所示。運算放大器OP的構成如下：差分輸入級M10、M11，有源負載M17、M18，Cascode電流偏置M4、M5，M15和M16為第2級放大。 R1，、R2、R3和Q1，Q2及運算放大器構成帶隙基準核心電路。Cascode電流鏡M3、M2、M1、M6、M7、M8、M9以及M4和M5構成整個基準模塊的偏置電流源，具有高輸出阻抗的特點，穩定性好。M20為cas-code電流源的負載。M12、M19、M21、M23和M25是使能管，對輸入的使能信號進行邏輯反操作，從而決定電路工作與否。C1是第一級與第二級放大器之間的補償電容，保證了穩定性；同時它還是電路軟啟動電容。 2.1 基準的使能原理 EN為高電平時，使能關斷有效。只要EN高電平時，NEN為低電平，則使能管工作，整個電路中的偏置電流源被關斷，有源負載截止而呈現非常高的阻抗。為了防止晶體管Q1，Q2的BE結有能量儲存，M25保證Vref完全為0，M23保證，Ib電流完全為0，電路完全關斷。EN為高電平時，使能管截止，電路正常工作。 2．2 基準的啟動原理 該電路中利用電容C1進行軟啟動。系統剛上電，基準啟動模塊通過信號線對電容C1充電，直到C1上的電壓使M15和M16導通，基準模塊的電流偏置建立起來；從而使運放工作，基準開始啟動，當基準電壓達到一定值(一般為O.9 V左右)，啟動模塊被關閉，沒有電流從啟動模塊輸出，此時電容C1作為頻率補償電容；所以經過一段時間(25μs左右)，這個閉合回路將達到穩定，基準建立起來，最終值為1.293 V。 2．3 基準軟啟動的實現 基準的軟啟動的等效結構如圖3所示。其中電流源I3、，I4為電路提供較穩定的偏置電流，帶隙電壓Vre通過非門得到Nref控制M14的工作狀態。芯片剛上電時，基準源電路沒有啟動，Vref為低電平，經過"非"后Nref輸出高電平，M14飽和導通,I4給基準模塊的電容C1充電，當電容上的電壓達到0.9 V左右后，基準模塊開始工作，Vref電壓升高，達到1 V左右時Ⅳ耐變為低電平，使M14截止，停止對電容C1充電，軟啟動完成。 實際的電路圖如圖2中左半部分所示。EN是使能控制信號，控制該部分電路偏置電流的產生。M29、M28和R5組成峰值電流鏡，并與M35、M36構成了帶使能控制的自偏置電路；M32、M27、M26、M13組成了一個非門，M31提供啟動電流，I4，M14作為一個開關，決定，I4是否對電容C1充電。 2．4 基準中器件參數的選取 要適當地選取元器件參數，調節出合適的工作點，實現25℃時零溫度系數的1.293 V帶隙基準，而且要求低靜態電流。 由式(7)知，當工藝確定后，微電流工作狀態下，VEB及其溫度系數可以確定；N一般選取4、6、8、10，但是從版圖布局來考慮，N=8最理想，如果要減小版圖面積，也可考慮N=4。 下面推導電阻R1、R2、R3的取法。為了滿足零溫度系數，對等式(7)兩邊求導，考慮了VER和VT的溫度系數，近似得： 代入式(8)得： 因此，如果要使，I0較小，而且(R1+R2)較小(這樣版圖面積小)，則需要折衷考慮(兩者矛盾)，比如選取R2=R1，則，I0較小而(R1+R2)較大，一般來說，選取R2=2R1左右較合適。如果N=8，則根據式(9)可得： 從而有： 設計時，需要根據靜態電流的要求確定電阻值。 3 版圖設計時的考慮因素 版圖設計在模擬集成電路的設計中非常重要，它往往決定著電路的性能，所以在本次設計中充分考慮了器件的匹配性及版圖的布局和布線等問題。 首先，在繪制面積比為N:1的Q1和Q2 PNP晶體管時，采用3×3陣列，Q1位于陣列的中央，其他8個等面積并聯的PNP晶體管環繞Q1形成Q2，這樣可以增強匹配，減小失調。 其次，無論對于正或負溫度系數的量，在前面推導出的與溫度無關的電壓都是依賴于雙極型器件的指數特性，所以必須在CMOS工藝中找到具有這種特性的結構。在N阱工藝中，PNP晶體管可以按圖4所示結構構成。N阱中的P+區(與PMOS的源漏區相同)作為發射區，N阱本身作為基區，P型襯底作為PNP管的集電區，并且必然接到最負的電源。 最后，在集成電路的制造中，電阻值的誤差很大，電阻間的比值誤差對電路的溫度補償特性具有很大的影響。所以，為減小電阻的比值誤差，對電阻進行了對稱的排列。同時，為了防止周邊環境的影響，在電阻的周圍加上dummy，這樣就提高了電阻的匹配度。 4 基準源的仿真 本設計采用UMC公司的0.6μm 2P2M標準CMOS工藝模型庫進行仿真，在此模型庫中，NMOS閾值電壓為+0.883 V，PMOS閾值電壓為-0.873 V。在電源電壓為3 V時，輸出的基準電壓在-40℃～120℃的溫度范圍內的變化約為4.41 mV。圖5中給出了電源電壓Vdd分別在1.5 V、3 V和4 V時基準的溫度特性的仿真結果。 圖6給出了基準在0 V～4 V的電源電壓范圍內基準隨電源電壓變化的仿真結果，從圖中可以看出在1.5 V～4 V的電源電壓范圍內基準輸出為1.293 V，隨輸入電源電壓變化的最大偏移為0.27 mV。 圖7為基準啟動過程的仿真曲線�？梢钥闯�，基準從電源上電到穩定輸出的啟動時間約為25μs。 最后，還對基準的電源抑制比、功耗和噪聲特性進行了仿真，仿真結果表明基準具有較高的電源抑制比，小于500 nV/Hz1/2的噪聲，并且在電源電壓為3 V時，基準總電流約14.25μA時，功耗約42．74μW。 5 結束語 本義在分析典型的帶隙基準的原理的基礎之上設計了一種結構新穎、工程實用的帶有軟啟動功能的帶隙基準源。在輸出參考電壓為1.293 V、溫度為25℃時對其進行丫一階溫度補償，采用UMC公司0.6μm2P2M標準CMOS工藝模型庫進行仿真，HSPICE模擬表明該電路在精度、穩定性、功耗、電源抑制比和噪聲方面均達到了沒計要求，軟啟動的時問也在沒計的要求范圍之內，可廣泛應用于多種模擬集成系統中。 |
