国产毛片a精品毛-国产毛片黄片-国产毛片久久国产-国产毛片久久精品-青娱乐极品在线-青娱乐精品
搜索
熱門關鍵詞:
MIPS
Marvell
電源管理
集成電路
Freescale
手機版
官方微博
微信公眾號
登錄
|
免費注冊
首頁
新聞
新品
文章
下載
電路
問答
視頻
職場
雜談
會展
工具
博客
論壇
在線研討會
技術頻道:
單片機/處理器
FPGA
軟件/編程
電源技術
模擬電子
PCB設計
測試測量
MEMS
系統設計
無源/分立器件
音頻/視頻/顯示
應用頻道:
消費電子
工業/測控
汽車電子
通信/網絡
醫療電子
機器人
當前位置:
EEChina首頁
›
FPGA/CPLD
›
文章
明德揚至簡設計法--分享一份實現矩陣鍵盤的verilog代碼 可直接使用
發布時間:2017-2-21 12:00 發布者:
mdykj33
關鍵詞:
明德揚
,
verilog
,
至簡設計法
,
矩陣鍵盤
,
verilog代碼
`define SCAN
module key_scan(
clk ,
rst_n ,
key_col, //鍵盤列輸入
key_row, //鍵盤行輸出
key_num, //指示哪一個按鍵按下,用0~15指示
key_vld //按下有效指示信號,其為1表示按下一次。
);
parameter KEY_W = 4 ;
parameter COL = 0 ;
parameter ROW = 1 ;
parameter DLY = 2 ;
parameter FIN = 3 ;
parameter COL_CNT = 16;
parameter TIME_20MS= 1000000;
//輸入信號定義
input clk ;
input rst_n ;
input [3:0] key_col;
//輸出信號定義
output key_vld;
output[3:0] key_num;
output[KEY_W-1:0] key_row;
//輸出信號reg定義
reg [3:0] key_num;
reg [KEY_W-1:0] key_row;
reg key_vld;
reg [ 3:0] key_col_ff0 ;
reg [ 3:0] key_col_ff1 ;
reg [ 1:0] key_col_get ;
reg shake_flag ;
reg shake_flag_ff0;
reg [ 3:0] state_c ;
reg [19:0] shake_cnt ;
reg [ 3:0] state_n ;
reg [ 1:0] row_index ;
reg [15:0] row_cnt ;
reg [ 2:0] x ;
always @(posedge clk or negedge rst_n)begin
if(rst_n==1'b0)begin
key_col_ff0 <= 4'b1111;
key_col_ff1 <= 4'b1111;
end
else begin
key_col_ff0 <= key_col ;
key_col_ff1 <= key_col_ff0;
end
end
always @(posedge clk or negedge rst_n)begin
if(rst_n==1'b0)begin
shake_cnt <= 0;
end
else if(add_shake_cnt)begin
if(end_shake_cnt)
shake_cnt <= 0;
else
shake_cnt <= shake_cnt + 1;
end
else begin
shake_cnt <= 0;
end
end
assign add_shake_cnt = key_col_ff1!=4'hf && shake_flag==0;
assign end_shake_cnt = add_shake_cnt && shake_cnt==TIME_20MS-1;
always @(posedge clk or negedge rst_n)begin
if(rst_n==1'b0)begin
shake_flag <= 0;
end
else if(end_shake_cnt) begin
shake_flag <= 1'b1;
end
else if(key_col_ff1==4'hf) begin
shake_flag <= 1'b0;
end
end
`ifdef SCAN
always @(posedge clk or negedge rst_n)begin
if(rst_n==1'b0)begin
state_c <= COL;
end
else begin
state_c <= state_n;
end
end
always @(*)begin
case(state_c)
COL: begin
if(col2row_start)begin
state_n = ROW;
end
else begin
state_n = state_c;
end
end
ROW: begin
if(row2dly_start)begin
state_n = DLY;
end
else begin
state_n = state_c;
end
end
DLY : begin
if(dly2fin_start)begin
state_n = FIN;
end
else begin
state_n = state_c;
end
end
FIN: begin
if(fin2col_start)begin
state_n = COL;
end
else begin
state_n = state_c;
end
end
default: state_n = COL;
endcase
end
assign col2row_start = state_c==COL && end_shake_cnt;
assign row2dly_start = state_c==ROW && end_row_index;
assign dly2fin_start = state_c==DLY && end_row_index;
assign fin2col_start = state_c==FIN && key_col_ff1==4'hf;
always @(posedge clk or negedge rst_n)begin
if(rst_n==1'b0)begin
key_row <= 4'b0;
end
else if(state_c==ROW)begin
key_row <= ~(1'b1 << row_index);
end
else begin
key_row <= 4'b0;
end
end
always @(posedge clk or negedge rst_n)begin
if(rst_n==1'b0)begin
row_cnt <= 0;
end
else if(add_row_cnt) begin
if(end_row_cnt)
row_cnt <= 0;
else
row_cnt <= row_cnt + 1;
end
end
assign add_row_cnt = state_c==ROW || state_c==DLY;
assign end_row_cnt = add_row_cnt && row_cnt==COL_CNT-1;
always @(posedge clk or negedge rst_n)begin
if(rst_n==1'b0)begin
row_index <= 0;
end
else if(add_row_index) begin
if(end_row_index)
row_index <= 0;
else
row_index <= row_index + 1;
end
end
assign add_row_index = end_row_cnt;
assign end_row_index = add_row_index && row_index==x-1;
always @(*)begin
if(state_c==ROW)
x = 4;
else
x = 1;
end
always @(posedge clk or negedge rst_n)begin
if(rst_n==1'b0)begin
key_col_get <= 0;
end
else if(col2row_start) begin
if(key_col_ff1==4'b1110)
key_col_get <= 0;
else if(key_col_ff1==4'b1101)
key_col_get <= 1;
else if(key_col_ff1==4'b1011)
key_col_get <= 2;
else
key_col_get <= 3;
end
end
always @(posedge clk or negedge rst_n)begin
if(rst_n==1'b0)begin
key_num <= 0;
end
else if(state_c==ROW && end_row_cnt)begin
key_num <= {row_index,key_col_get};
end
else begin
key_num <= 0;
end
end
always @(posedge clk or negedge rst_n)begin
if(rst_n==1'b0)begin
key_vld <= 1'b0;
end
else if(state_c==ROW && end_row_cnt && key_col_ff1[key_col_get]==1'b0)begin
key_vld <= 1'b1;
end
else begin
key_vld <= 1'b0;
end
end
`else
always @(posedge clk or negedge rst_n)begin
if(rst_n==1'b0)begin
key_vld <= 0;
end
else begin
key_vld <= end_shake_cnt;
end
end
always @(*)begin
key_num = 0;
end
`endif
endmodule
復制代碼
本文地址:
http://www.qingdxww.cn/thread-354409-1-1.html
【打印本頁】
本站部分文章為轉載或網友發布,目的在于傳遞和分享信息,并不代表本網贊同其觀點和對其真實性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問題,我們將根據著作權人的要求,第一時間更正或刪除。
相關文章
現代數字邏輯設計資料
VHDL和Verilog兩種語言的具體比較
FPGA至簡設計法案例4 【12401003385】
至簡設計法經典案例2 1241003385
矩陣鍵盤原理剖析
明德揚fpga公開課系列視頻,長期更新!!
明德揚公開課《FPGA中原碼、補碼和小數的運算》錄播視頻
本次公開課主題:FPGA中原碼、補碼和小數的運算
FPGA-全網公開課-第02期錄播-算法的verilog實現-fir濾波器
網友評論
高級模式
B
Color
Image
Link
Quote
Code
Smilies
您需要登錄后才可以發表評論
登錄
|
立即注冊
發表評論
貿澤電子有獎問答視頻,答對領10元微信紅包
廠商推薦
Microchip視頻專區
想要避免發生災難,就用MPLAB® SiC電源仿真器!
安靜高效的電機控制——這才是正確的方向!
基于CEC1712實現的處理器SPI FLASH固件安全彈性方案培訓教程
PIC18-Q71系列MCU概述
貿澤電子(Mouser)專區
相關視頻
VerilogHDL教程(一)
8498
VerilogHDL教程(二)
7901
VerilogHDL教程(三)
7795
VerilogHDL教程(五)
7659
VerilogHDL教程(四)
7630
關于我們
-
服務條款
-
使用指南
-
站點地圖
-
友情鏈接
-
聯系我們
電子工程網
© 版權所有
京ICP備16069177號
| 京公網安備11010502021702
快速回復
返回頂部
返回列表
主站蜘蛛池模板:
高清乱码精品福利在线视频
|
国产精品一区高清在线观看
|
日本不卡新2区
|
亚洲专区在线视频
|
朋友的母亲hd中字在线观看
|
欧美又大又粗又长又美
|
欧美日韩国产在线人成app
|
一本色道久久88加勒比—综合
|
国产精品不卡无毒在线观看
|
国产大陆亚洲精品国产
|
日本不卡不码高清免费观看
|
美国大片免费看在线观看
|
国产精品免费观看
|
日韩在线视频线视频免费网站
|
日皮毛片
|
国内自拍2019
|
欧美特级一级片
|
九九精品在线视频
|
国产一级特黄aa大片爽爽
|
四虎永久影院永久影库
|
国产成人精品日本亚洲直接
|
黑人性hd高清版
|
又粗又硬又猛又黄的免费视频黑人
|
九九热香蕉视频
|
找国产毛片
|
麻豆婷婷
|
第一毛片
|
特级a级毛片
|
国产乱对白刺激视频在线观看
|
日本高清www视频在线观看
|
欧美在线视频第一页
|
欧美在线播放成人a
|
这里只有精品网
|
99精品视频在线成人精彩视频
|
99视频有精品视频免费观看
|
国产未成女年一区二区
|
日本a级精品一区二区三区 日本a级黄色
|
欧美日韩亚洲二区在线
|
免费人成网站在线播放
|
国产日韩一区二区三区在线播放
|
香港黄页亚洲一级
|