工程說明 在系統設計中,消除按鍵抖動的方法五花八門,無論是硬件 電路和軟件設計都十分成熟。在本項目中,我們將用 Verilog語言給出具體實現過程,設計一個程序來檢查鍵值,有效濾除按鍵抖動區間20ms的毛刺脈沖。 案例補充說明 在本案例中,我們使用Verilog HDL語言對按鍵消抖進行了設計,在這個過程中,我們可以了解到不同觸發器有不同的工作原理和約束條件,即便是簡單的一個按鍵功能,也有不可忽視的抖動過濾程序,這些都是在以后的設計工作中需要注意的。
代碼文檔說明
至簡設計法--按鍵消抖.rar
(46.82 KB)
2017-8-2 16:45 上傳
點擊文件名下載附件
下載積分: 積分 -1
|