|
造就下一代機器學習和自主駕駛系統芯片（SoC）,支持Arm AMBA CHI協議、CCIX和ISO 26262功能安全標準 在2017年Linley處理器大會上，從事商用系統芯片（SoC）互連IP的創新供應商ArterisIP今天宣布推出第三代Ncore緩存一致性（Ncore 3 Cache Coherent Interconnect IP）互連 IP，以及用于保障功能安全（Functional Safety）的可選用Ncore Resilience 套件。 Ncore 3是分散式異構(distributed heterogeneous)緩存一致性芯片互連(cache coherent on-chip interconnect) IP。透過Ncore 3，SoC設計團隊可以將采用最新的Arm® AMBA® CHI protocol (CHI Issue B)的處理器群組整合起來。它的主要優點包括： 1. Ncore 3的獨特之處是它可以讓同一塊芯片上采用AMBA CHI以及ACE等不同一致性協議的處理器群組和加速器作為完全一致性(Fully Coherent)的對等節點運行，因而設計團隊可以靈活選擇CPU和硬件加速器IP。 ArterisIP CHI接口包括支持高階的一致性協議，例如高性能SoC使用的Atomic和Cache Stashing。 2. Ncore Cache Coherent Interconnect for Accelerators (CCIX) controller 能透過Synopsys® DesignWare® 上PCI Express和CCIX的控制器和PHY IP，在多個芯片間輕易擴展一致性系統。 3. 為了實現針對汽車市場的高級系統，Ncore 3產品線還包括可選配的Ncore Resilience Package。由于它是在硬件中提供(1)符合ISO 26262標準的功能安全機制，以及（2）一套完整的功能安全分析和文檔，能加速客戶通過ISO 26262認證。 Sanechips科技有限公司李副總裁指出“作為Ncore緩存一致性的用戶，對于ArterisIP的新產品Ncore 3 IP中的技術創新,我們感到興奮。”他表示，“能在同一個SoC中可以同時實現AMBA CHI和ACE協議，這在高性能系統中將可以更廣泛地使用現有的IP。Sanechips科技有限公司是中興通訊（ZTE）所屬的半導體公司。 Ncore 3緩存一致性互連IP非常適合“超級計算機芯片”使用，例如自主駕駛控制器和高級駕駛輔助系統（ADAS），機器學習應用系統，服務器/數據中心處理和聯網等方面所需要的超級計算機芯片。 由于Ncore是高度可配置的分散式架構，設計團隊能夠更輕而易舉地設計複雜的系統，針對功耗、性能和面積方面的更嚴格要求，更好地進行優化。 Arteris總裁兼行政總監K. Charles Janac說：“客戶希望設計出大型高性能計算機系統和機器學習系統，它們又必須符合嵌入式系統在功耗和面積方面的要求，這是推動我們研製Ncore 3的動力。” “Ncore 3.0互連IP是建立在我們經過驗證的Ncore緩存一致性技術之上的，通過Arm AMBA CHI協議處理器來實現功能安全，因而整個SoC能夠更加容易達到ISO 26262 ASIL D標準的要求，用于自主駕駛系統。 支持該產品的談話節錄： Arm Arm的Development Solutions Group總經理Javier Orensanz說：“ArterisIP支持Arm的AMBA CHI緩存一致性協議，說明Arm的生態系統是豐富的，有很多選擇。”他表示， “符合AMBA要求的技術的開發，例如Ncore 3互連，以及Arm和ArterisIP簽署的長期性協議，因而ArterisIP可以使用Arm的CPU和系統IP的周期模型（Cycle model），表明雙方繼續支持對高性能緩存一致性子系統的設計、驗證和性能的優化，從而為我們的生態系統合作伙伴帶來益處。” Synopsys Synopsys的 IP市場營銷副總裁John Koeter說：“在7nm FinFET工藝流片的Synopsys 的DesignWare CCIX IP為設計人員提供了一個低風險的解決辦法，它能與ArterisIP Ncore互連嚴絲合縫地結合操作。”他表示， “我們的CCIX控制器和PHY IP是基于Synopsys的PCI Express架構。Synopsys PCI Express架構做成的芯片已經過實際使用驗證，已經用于超過1500種設計，已有數十億件產品交付用戶，因而我們的共同客戶可以信心十足地將IP整合到他們的SoC中。 CCIX聯盟 CCIX聯盟主席Gaurav Singh說：“在數據中心新出現的加速應用方面，CCIX帶來了一種新的互聯。”他表示， “我們很高興看到，對于我們的會員公司加速採用CCIX，ArterisIP起了主導作用。” ResilTech Andrea Bondavalli是佛羅倫薩大學計算機科學教授兼彈性計算實驗室主任，以及領先的功能安全諮詢公司ResilTech的科學顧問，他說：“用于自主駕駛的系統芯片（SoC）正變得越來越複雜，通常需要支持緩存一致性，需要整合多種類型的處理器群組和硬件加速器。 ”。他表示， “ArterisIP Ncore緩存一致性互連不僅可以用于設計這些新的汽車系統芯片，并且在硬件上實現安全機制，增大整個系統芯片功能安全診斷的覆蓋范圍。因此，設計團隊使用ArterisIP技術，將能夠設計出達到ISO 26262 ASIL D標準要求的複雜系統芯片。 供貨 Ncore 3 Cache Coherent Interconnct IP和Ncore Resilience Package可在2017年11月，提供給早期客戶使用。 |
