勇敢的芯伴你玩轉Altera FPGA連載83:FPGA片內RAM實例之功能概述 特權同學,版權所有 配套例程和更多資料下載鏈接: http://pan.baidu.com/s/1i5LMUUD 該工程實例內部系統功能框圖如圖9.37所示。我們通過IP核例化一個RAM,定時遍歷寫入其所有地址的數據,然后再遍歷讀出所有地址的數據。通過 Quartus II中集成的在線邏輯分析儀SiganlTapII,我們可以觀察FPGA片內RAM的讀寫時序。 圖9.37 RAM實例功能框圖 本實例工程模塊層次如圖9.38所示。 圖9.38 RAM實例模塊層次
|