|
完成SRAM芯片的測試，需要設(shè)計測試電路板。測試電路板主要提供測試接口和電源。芯片的控制信號和數(shù)據(jù)信號由紅色颶風(fēng)II-Xilinx FPGA 開發(fā)板提供，使用ISE13.2 軟件建立測試工程，編寫Verilog 測試程序（主要包括按照時序提供分頻后的測試時鐘、數(shù)據(jù)信號和控制信號），通過JTAG 下載到FPGA 的PROM 中，重新上電進行測試，通過RIGOL DS1102CA 雙通道示波器捕捉信號。 將示波器的通道1連接到寫使能信號，通道2連接到數(shù)據(jù)端D7。如圖1 所示，上方的波形為通道1接收的數(shù)據(jù)，下而的波形為通道2接收的數(shù)據(jù)。設(shè)計輸入向量測試，當(dāng)?shù)刂窞镺OO時，將片選端CS置為低電平，圖1 中，A區(qū)WT=*0”，RD=“1“，RD= “0”，讀出寫入數(shù)據(jù) 為“0”; B區(qū)WT=“1”，數(shù)據(jù)為“0”; C 區(qū)WT=“0”，RD=“1”，寫入數(shù)據(jù)為“1”D 區(qū)WT-“1”，RD-“1”，為了更好地觀察讀出“1”時端口的電平變化，該段不進行讀寫，在輸出端口上加弱的低電平信號; E區(qū)WT=“1”，RD=“0”，讀出數(shù)據(jù)為“1”，可明顯地看到讀出數(shù)據(jù)“1”的過程。從圖中可以看到數(shù)據(jù)“0”和“1”被成功地寫入和讀出。 為驗證實際的芯片是否可以達到設(shè)計指標(biāo)，參考仿真方法，輸入測試向量，以D7為例，寫入10100011后讀出SRAM 中的數(shù)據(jù)，波形如圖2 所示。遍歷OOO到111所有地址，寫入并讀出數(shù)據(jù)，驗證每個數(shù)據(jù)端是否能夠正常工作，結(jié)果顯示每個數(shù)據(jù)端口功能正確。 存取時間也是SRAM的一個重要參數(shù)，它可以表示存儲器的工作速度。測量得到，存取時間=299.4ns-293.2測量存取時間時，不同的數(shù)據(jù)端口會有ns=6.2ns。較小差別，這與實際芯片制造和不可避免的測量誤差均有關(guān)。 測試可知：當(dāng)電源電壓為3.3MHZ。工作時，測得電作正常，工作頻率可達20源上的最大電流約為1.8545由此可得功耗絲mA，為6.11985mW。 |
