|
首先 選擇一門 硬件描述語言，初學(xué)者建議verilog，網(wǎng)上教程一堆，入門級的有夏老師的《Verilog HDL從算法設(shè)計到硬件邏輯的實現(xiàn)》，王老師的《Verilog_HDL程序設(shè)計教程》，還有這里建議一開始就要保持比較好的寫代碼習(xí)慣，這對以后可以省下一堆不必要的麻煩…… 其次選擇一家主要公司的產(chǎn)品和開發(fā)整套工具，建議altera的，相對xilinx ISE來說altera的Quartus比較容易上手，nois2也比edk 容易上手，資料也比edk多的多…… 仿真工具，modesim是沒得說的，如果有開發(fā)版的話使用在線邏輯分析儀效果更好點！想買開發(fā)版的話，建議買那些資料比較全的，300-500左右的就很不錯了，淘寶上有一堆！當(dāng)然手頭上沒有那么寬裕的，對于初學(xué)者來講，寫代碼，做仿真也完全可以了！最后，就是有計劃的，不怕苦的練啊寫啊…… 本人愚見，菜鳥一個，高手勿噴…… |
| 了解，不噴 |
|
確實分析得比較。。。。。。。 不過，精神鼓勵。。。。 |
| 用時間堆出來 |
|
不對。 學(xué)習(xí)FPGA設(shè)計主要就是學(xué)習(xí)規(guī)范的寫狀態(tài)機，寫出的狀態(tài)機要沒有時序問題，時序邏輯、組合邏輯分開，3段式狀態(tài)機，這個是基礎(chǔ)，其他那些書上的東西都是瞎扯，好多都根本用不上，會狀態(tài)機后什么都好說了，就是個壘代碼的過程了。希望沒入門或剛?cè)腴T的好好讀我這段話，日后就明白了。 |
