鎖相環(huán)（PLL）電路調(diào)試經(jīng)驗(yàn)

電子玩博會(huì)

最近有朋友詢問鎖相環(huán)（PLL）電路調(diào)試經(jīng)驗(yàn)，在這里把自己以前一些調(diào)試經(jīng)驗(yàn)和大家分享，如有不妥請(qǐng)指出。

做通信類的同學(xué)一定少不了做鎖相環(huán)電路，原因就不說了，大家明白的。

鎖相環(huán)屬于閉環(huán)反饋電路，籠統(tǒng)的說，包括鎖相環(huán)控囗制芯片，環(huán)路濾波器和VCO（壓控振蕩器）部分。

現(xiàn)在常用的PLL芯片一般有DIP開關(guān)控囗制和SPI控囗制兩種，DIP控囗制的已經(jīng)不多見，例如MC145151和MC145163，現(xiàn)在使用最多的是例如MC145158 MB1504 MB1507 ADF4110等芯片，其中MB1504屬于經(jīng)典的吞除計(jì)數(shù)式PLL，可以用簡(jiǎn)單辦法實(shí)現(xiàn)較大分頻值，在通信領(lǐng)域廣泛采用，屬于早期芯片。而ADF4110屬于后期增強(qiáng)型PLL芯片，在電荷泵充放電控囗制，相位噪聲抑制方面和功耗控囗制方面比較優(yōu)秀，但編程稍微復(fù)雜。在選擇器件時(shí)可以參考。

在參考頻率方面，用普通晶振就可以了，我一般用4M晶振，這樣干擾會(huì)小些。

環(huán)路濾波器，一般情況下我們用ADISIMPLL軟件可以設(shè)計(jì)出常用環(huán)路濾波器，如果PLL芯片的電荷泵輸出電壓最大變化范圍能滿足控囗制PLL輸出需要的頻率變化范圍，則環(huán)路濾波器可以不用運(yùn)放，使用RC網(wǎng)絡(luò)即可；如果需要大范圍變化，需要提高VCO控囗制電壓時(shí)，可以考慮使用外接運(yùn)放的濾波器。

VCO，很多同學(xué)按照參考書上提供的經(jīng)典中的經(jīng)典芯片MC16囗48制囗作，效果不錯(cuò)。我個(gè)人是沒用過這款芯片，一般都是用三極管自己搭建，效果也不差。至于采用哪種VCO，看實(shí)際情況，不過建議大家用三極管搭建一個(gè)測(cè)試，以備以后使用。

wccd

好經(jīng)驗(yàn)，謝謝。

daizhi1970

O(∩_∩)O謝謝

peter001

要設(shè)計(jì)好的PLL 要關(guān)注很多指標(biāo)的

spy007868

復(fù)制下來！！！！！！！！！！！我自己好好學(xué)習(xí)！！！！！！！！！！！！！