|
編者按：模數(shù)轉(zhuǎn)換器 (ADC) 將模擬世界連接到數(shù)字世界，因此是任何要與現(xiàn)實(shí)世界連接的電子系統(tǒng)的基本組件。它們也是決定系統(tǒng)性能的關(guān)鍵因素。本系列文章探討 ADC 的基礎(chǔ)知識(shí)及其類型、應(yīng)用。第 1 部分討論了 SAR ADC；第 2 部分討論了三角積分 (ΔƩ) 轉(zhuǎn)換器；本文為第 3 部分，將討論流水線 ADC 的特性、特征和用法。第 4 部分 將說明三角積分 ADC 如何能夠產(chǎn)生超低噪音結(jié)果。第 5 部分 探討 SAR ADC 的輸入驅(qū)動(dòng)難題。 ADC 服務(wù)的一些應(yīng)用包括超高速多載波蜂窩基礎(chǔ)設(shè)施基站、電信、數(shù)字預(yù)校正觀測(cè)和回程接收器等——所有這些應(yīng)用逐漸都要求 ADC 在每秒千兆次采樣區(qū)間內(nèi)進(jìn)行采樣。該模擬基礎(chǔ)知識(shí)系列的第 1 部分和第 2 部分分別討論了逐次逼近寄存器 (SAR) 和三角積分 (ΔƩ) ADC，以及如何在相應(yīng)應(yīng)用中使用這些 ADC。不過，這兩種技術(shù)都無(wú)法應(yīng)對(duì)生成每秒千兆次采樣 (GSPS) 結(jié)果的挑戰(zhàn)。 例如，SAR ADC 使用“快照”算法，由于采用串行方法，因此速度限制為不超過每秒 10 兆次采樣 (MSPS)。當(dāng)使用高分辨率 ΔƩ ADC 的過采樣算法時(shí)，將需要額外的時(shí)間來采集多個(gè)樣本并求平均，從而生成最高 5 兆赫茲 (MHz) 的 24 位輸出數(shù)據(jù)速率。GSPS 速率遠(yuǎn)遠(yuǎn)超出了 SAR ADC 和 ΔƩ ADC 的采樣頻率范圍。 流水線 ADC 就是應(yīng)對(duì)這一超高速 ADC 挑戰(zhàn)的解決方案，能夠在處理多個(gè)采樣的同時(shí)，仍以 GSPS 的速度將數(shù)據(jù)發(fā)送至其輸出端。 本文先簡(jiǎn)要比較 ΔƩ、SAR 和流水線 ADC，接著討論與實(shí)現(xiàn)高速轉(zhuǎn)換器輸出相關(guān)的問題，以及為什么流水線 ADC 是這類高速應(yīng)用的理想替代品。然后介紹 Texas Instruments 的兩款流水線 ADC，其中一款強(qiáng)調(diào)精度，另一款則強(qiáng)調(diào)高速度，最后介紹如何開始使用這些 ADC。 什么是流水線 ADC？ 流水線 ADC 由多個(gè)連續(xù)的級(jí)組成。第一級(jí)采用差分結(jié)構(gòu)，先評(píng)估最高有效位 (MSB) 的值，然后調(diào)節(jié)信號(hào)，并將其傳遞到下一級(jí)進(jìn)行 MSB-1 轉(zhuǎn)換。每個(gè)級(jí)都與其他級(jí)并行執(zhí)行操作（圖 1）。 
圖 1：流水線拓?fù)渚哂卸鄠�(gè)級(jí)，分別執(zhí)行多位轉(zhuǎn)換器的一個(gè)位的轉(zhuǎn)換，然后調(diào)節(jié)信號(hào)，并將信號(hào)傳遞到下一級(jí)。（圖片來源：Texas Instruments） 在圖 1 中，各級(jí)的功能相似，僅解析一位或兩位。每個(gè)級(jí)都有采樣保持、低分辨率閃速 ADC 和信號(hào)調(diào)節(jié)功能。第一級(jí)接收樣本，并立即產(chǎn)生 MSB 決策。MSB 數(shù)字值進(jìn)入第一個(gè)鎖存器（鎖存器 1）。如果 MSB 決策為 1，則該級(jí)將從樣本中減去 MSB 值的電荷。然后，流水線轉(zhuǎn)換器對(duì)剩余電荷應(yīng)用 2 倍的增益倍數(shù)。當(dāng)一個(gè)級(jí)完成其操作時(shí)，便將模擬差異傳遞到后續(xù)級(jí)。若設(shè)計(jì)采用 2 倍增益倍數(shù)，其優(yōu)點(diǎn)在于，第 1 級(jí)至第 n 級(jí)基本上都是相同的電路。 級(jí)數(shù)通常與 ADC 位數(shù)相匹配。最終轉(zhuǎn)換輸出會(huì)在輸出鎖存器中將每個(gè)級(jí)的數(shù)字結(jié)果組合起來。該轉(zhuǎn)換過程會(huì)造成若干時(shí)鐘周期的數(shù)據(jù)延時(shí)。 ΔΣ、SAR 和流水線 ADC 采樣比較 ΔΣ 轉(zhuǎn)換器使用過采樣算法實(shí)現(xiàn)有限脈沖響應(yīng) (FIR) 或無(wú)限脈沖響應(yīng) (IIR) 數(shù)字濾波器。在采集多個(gè)樣本的過程中，這些濾波器會(huì)產(chǎn)生信號(hào)輸出延時(shí)或延遲，但好處是，能實(shí)現(xiàn)極高的分辨率。因此，采集時(shí)間比 SAR 或流水線轉(zhuǎn)換器要長(zhǎng)，后兩者在每次轉(zhuǎn)換時(shí)僅對(duì)信號(hào)進(jìn)行一次采樣（圖 2）。
圖 2：速度最慢、分辨率最高的 ΔƩ ADC 適合低頻信號(hào)。中等速度、中等分辨率的 SAR ADC 適合通用應(yīng)用。高速度、低分辨率的流水線 ADC 適合尖端的高速解決方案。（圖片來源：Digi-Key Electronics） SAR ADC 使用定義的時(shí)間采集點(diǎn)渲染了一個(gè)輸入信號(hào)快照。在使用電荷再分配技術(shù)時(shí)，SAR 快速完成零延時(shí)轉(zhuǎn)換。流水線轉(zhuǎn)換器使用欠采樣技術(shù)，通過運(yùn)用電荷再分配技術(shù)以及延遲結(jié)果在輸出端出現(xiàn)的方式，實(shí)現(xiàn)了高速轉(zhuǎn)換。這種轉(zhuǎn)換算法會(huì)產(chǎn)生數(shù)據(jù)延時(shí)。 SAR、流水線和 ΔƩ 轉(zhuǎn)換器之間的延時(shí)與轉(zhuǎn)換速度各有不同（圖 3）。
圖 3：ΔƩ 過采樣和平均算法會(huì)給最終輸出數(shù)據(jù)字的出現(xiàn)造成延遲。由于 SAR ADC 的輸出出現(xiàn)在下一次采樣之前，因此 SAR ADC 的延時(shí)為零。流水線轉(zhuǎn)換器的數(shù)據(jù)結(jié)果延遲會(huì)造成非零延時(shí)。（圖片來源：Digi-Key Electronics） 在圖 3 中，ΔƩ 轉(zhuǎn)換器對(duì)每個(gè)轉(zhuǎn)換結(jié)果的多個(gè)樣本求平均。ΔƩ 的平均濾波器通常為 FIR 或 IIR 數(shù)字濾波器。這種多次采樣求平均操作會(huì)增加總轉(zhuǎn)換時(shí)間。但是可以實(shí)現(xiàn)高分辨率，從而形成吞吐時(shí)間/精度相關(guān)性。 SAR 轉(zhuǎn)換器的轉(zhuǎn)換時(shí)間包括輸入信號(hào)采集時(shí)間和轉(zhuǎn)換時(shí)間。采集時(shí)間允許輸入信號(hào)在信號(hào)采集實(shí)際發(fā)生之前穩(wěn)定下來。吞吐時(shí)間是內(nèi)部電荷再分配與連續(xù)的串行數(shù)據(jù)輸出信號(hào)（從 MSB 值開始）的組合。 利用流水線 ADC，用戶可以使用外部輸入時(shí)鐘的上升（或下降）沿啟動(dòng)樣本采集。為此樣本采集的電荷進(jìn)入第二級(jí)，同時(shí)轉(zhuǎn)換器捕獲與另一個(gè)輸入信號(hào)等效的電荷，并且第二級(jí)確定 MSB 值。在隨后的外部時(shí)鐘上，第二個(gè)采集的信號(hào)進(jìn)入第二級(jí)，同時(shí)第一個(gè)信號(hào)進(jìn)入第三級(jí)。在此時(shí)鐘周期內(nèi)，將確定第一個(gè)采集信號(hào)的 MSB-1 和第二個(gè)采集信號(hào)的 MSB。此過程將隨每個(gè)采集的信號(hào)繼續(xù)執(zhí)行。當(dāng)輸入信號(hào)具有完整的數(shù)字輸出表示時(shí)，轉(zhuǎn)換器的輸出級(jí)呈現(xiàn)輸入信號(hào)的并行表示。 這種架構(gòu)帶來的結(jié)果是，流水線 ADC 因?yàn)椴蓸勇史秶w每秒幾兆次到超過 1 GSPS 而廣受歡迎。分辨率范圍則從采樣率較快的 8 位到采樣率較慢的 16 位不等。這些分辨率和采樣率涵蓋了廣泛的應(yīng)用，包括電荷耦合器件 (CCD) 成像、超聲醫(yī)學(xué)成像、數(shù)字接收器、基站、數(shù)字預(yù)校正和數(shù)字視頻。其中一些應(yīng)用非常強(qiáng)調(diào)精度和速度。 精密流水線 ADC 精密流水線 ADC 的一個(gè)典型實(shí)例是 Texas Instruments 的 ADC16DX370，這是一個(gè) 16 位、370 MSPS 雙通道流水線 ADC，后跟一個(gè)后端 7.4 千兆位/秒 (Gb/s) 的 JESD204B 接口。輸入信號(hào)為 150 MHz 時(shí)，ADC16DX370 的信噪比 (SNR)、無(wú)雜散動(dòng)態(tài)范圍 (SFDR) 和噪聲頻譜密度 (NSD) 分別為滿量程 69.6 分貝 (dBFS)、88 dBFS 和 -152.3 dBFS/Hz。 每個(gè) ADC 都有一個(gè)輸入緩沖器和一個(gè)失衡校正電路，以及帶有內(nèi)部驅(qū)動(dòng)器的必要參考電壓。集成的輸入緩沖器消除了內(nèi)部開關(guān)采樣電容器的電荷和電荷反沖噪聲。該緩沖器緩解了驅(qū)動(dòng)放大器、抗混疊濾波器和阻抗匹配要求（圖 4）。
圖 4：高性能 370 MSPS ADC16DX370 是具有內(nèi)部基準(zhǔn)的雙流水線 ADC。它將模擬信號(hào)轉(zhuǎn)換為 16 位數(shù)字字。（圖片來源：Texas Instruments） ADC16DX370 利用低噪聲接收器和時(shí)鐘分頻器從 CLKIN 輸入獲得采樣時(shí)鐘。輸入時(shí)鐘分頻器在整個(gè)系統(tǒng)內(nèi)分配高頻時(shí)鐘信號(hào)，并在 ADC 器件上進(jìn)行本地分頻，以免將通用中頻 (IF) 信號(hào)耦合到系統(tǒng)的其他部分。ADC 的核心延時(shí)為 12.5 個(gè)時(shí)鐘周期（圖 5）。
圖 5：時(shí)序圖顯示 ADC 內(nèi)核延時(shí)為 12.5 個(gè)時(shí)鐘周期。（圖片來源：Digi-Key Electronics） 采樣發(fā)生在 (CLKIN+) − (CLKIN–) 差分信號(hào)的上升沿。作為最小內(nèi)核值，數(shù)字輸出代碼在 12.5 個(gè)時(shí)鐘周期的數(shù)據(jù)延時(shí)后可用。CLKIN 輸入分頻器因子為 1、2、4 或 8。 ADC16DX370 具有差分時(shí)鐘輸入引腳。每個(gè)引腳到 DC 的內(nèi)部端接都是一個(gè) 50 歐姆 (Ω) 電阻器，可實(shí)現(xiàn) 100 Ω 的內(nèi)部總差分端接。時(shí)鐘輸入引腳需要外部 AC 耦合。 雙流水線 ADC 印刷電路板設(shè)計(jì)對(duì)于達(dá)到完全性能至關(guān)重要。為了將所有信號(hào)充分地路由到器件內(nèi)外，至少需要六層。信號(hào)路由層需要相鄰的實(shí)心接地平面來控制信號(hào)返回路徑，以最大限度減小回路面積，并且微帶線和帶狀線必須仔細(xì)布線，以控制阻抗。若使用電源平面和相鄰的實(shí)心接地平面，可控制電源返回路徑。此外，最小化電源平面與接地平面之間的間距可增加分布式去耦并提高性能。 ADC16DX370 的目標(biāo)應(yīng)用包括高 IF 采樣接收器、多載波基站接收器，以及用于補(bǔ)充更高分辨率和 370 MSPS 轉(zhuǎn)換速度的多模式和多頻帶接收器。此款 16 位流水線 ADC 還提供了必要的 SNR (69.6 dBFS) 性能，例如，用于區(qū)分小信號(hào)與射頻外差式接收器子系統(tǒng)中的背景噪聲。 為了幫助設(shè)計(jì)人員評(píng)估 ADC16DX370，ADC16DX370EVM 評(píng)估板與相關(guān)的 High-Speed Data Converter (HSDC) Pro 軟件均支持該 ADC。EVM 附帶了一根 mini-USB 電纜，用于連接 PC。TI 還提供了 TSW16DX370EVM 參考設(shè)計(jì)板，可用于評(píng)估可用帶寬超過 100 MHz 的接收器 IF 子系統(tǒng)解決方案。 高速流水線 ADC 在需要高速度和寬動(dòng)態(tài)范圍的應(yīng)用中，設(shè)計(jì)人員可以轉(zhuǎn)而使用 Texas Instruments 的雙通道 12 位、1 GSPS ADC ADS54J20。該 ADC 的設(shè)計(jì)可提供 67.8 dBFS 的高 SNR 和 -157 dBFS/Hz 的本底噪聲。該 ADC 非常適合需要在寬瞬時(shí)帶寬上實(shí)現(xiàn)最高動(dòng)態(tài)范圍的應(yīng)用（圖 6）。
圖 6：ADS54J20 雙流水線 ADC 提供了交錯(cuò)校正功能，可實(shí)現(xiàn) -157 dBFS/Hz 的本底噪聲和抽取數(shù)字濾波選擇。（圖片來源：Texas Instruments） 在圖 6 中，ADS54J20 的交錯(cuò)和抖動(dòng)算法用于實(shí)現(xiàn)具有高 SFDR 的干凈頻譜。該器件還具有多種可編程的抽取濾波選擇，適合需要在寬頻率范圍內(nèi)實(shí)現(xiàn)更高 SNR 和 SFDR 的系統(tǒng)。 帶通抽取濾波器具有一個(gè)數(shù)字混頻器和三個(gè)串聯(lián)的 FIR 濾波器，可產(chǎn)生約 134 個(gè)輸出時(shí)鐘周期的延時(shí)，外加一個(gè)等于 4 納秒 (ns) 的邏輯門和輸出緩沖器傳播延遲（圖 7）。
圖 7：ADC 延時(shí)中的時(shí)序圖為 134 個(gè)時(shí)鐘周期外加邏輯門和輸出緩沖器傳播延遲 (tPD)。（圖片來源：Texas Instruments） 數(shù)字塊、交錯(cuò)引擎和抽取濾波器（同樣參見圖 6），結(jié)合 1 GHz 高速采樣時(shí)鐘頻率，共同構(gòu)成了轉(zhuǎn)換器的延時(shí)。 ADS54J20 的部分目標(biāo)應(yīng)用包括雷達(dá)和天線陣列、寬帶無(wú)線以及電纜調(diào)制解調(diào)器端接系統(tǒng) (CMTS) 和 DOCSIS 3.1 接收器。 評(píng)估板（在本例中為 ADS54J20EVM）也支持 ADS54J20（圖 8）。
圖 8：ADS54J20EVM 評(píng)估板支持 ADS54J20 高速 ADC，并附帶一根 mini-USB 電纜和一根電源電纜。（圖片來源：Texas Instruments）。 ADS54J20EVM 也可以與 HSDC Pro 軟件一起使用，并附帶一根用于連接 PC 的 mini USB 電纜以及一根電源電纜。 結(jié)語(yǔ) 雖然 SAR 和 ΔƩ ADC 各有所長(zhǎng)，但流水線 ADC 才是應(yīng)對(duì)超高速 ADC 挑戰(zhàn)的解決方案。流水線 ADC 在處理多個(gè)樣本的同時(shí)，仍能以每秒數(shù)十萬(wàn)到每秒千兆個(gè)樣本的速度將數(shù)據(jù)發(fā)送到其輸出端。盡管如此，并非所有流水線 ADC 都只強(qiáng)調(diào)速度，如上所述，也可實(shí)現(xiàn)更高的精度。 毋庸贅述，流水線 ADC 是高速蜂窩基站、超高速多載波蜂窩基礎(chǔ)設(shè)施基站、電信、數(shù)字預(yù)校正觀測(cè)、回程接收器以及其他許多需要高速轉(zhuǎn)換的應(yīng)用的絕佳選擇。 來源：Digi-Key |
