FPGA開發疑問

hedensen · 發表于 2011-11-11 09:29:30

新手問個問題：
偶現在是學生，感覺直接用VHDL和Veriog寫代碼好麻煩，如果要實現一些功能復雜的項目，感覺要費很大時間。剛看了System Generator，可以直接搭模塊然后轉換硬件語言，貌似簡單好多。想問外面公司，一般是怎么實現結構化模塊設計的啊，也是一點點敲代碼么，有用System Generator直接設計產品的么

freeboy898 · 發表于 2011-11-16 09:33:31

System Generator,沒用過，等高手指點一下...

asyou · 發表于 2011-11-16 15:16:35

部分通用的東西用IP，其它的自己寫！

我與阿Q同鄉 · 發表于 2011-11-17 16:28:04

是啊，通用的東西用IP，其他的用verilog寫

braveboys · 發表于 2012-2-20 18:43:10

可以選擇現有的IP core

国产毛片a精品毛-国产毛片黄片-国产毛片久久国产-国产毛片久久精品-青娱乐极品在线-青娱乐精品

[提問] FPGA開發疑問

相關文章