Rambus Inc.推出由PHY和控制器IP組成的PCI Express（PCIe）6.0接口子系統(tǒng)。Rambus PCIe Express 6.0 PHY還支持最新版本（3.0版本）的Compute Express Link（CXL）規(guī)范。
PCIe 6.0接口子系統(tǒng)（圖片來(lái)源：Rambus Inc.） Rambus接口IP總經(jīng)理Scott Houghton表示：“人工智能/機(jī)器學(xué)習(xí)（AI/ML）和數(shù)據(jù)密集型工作負(fù)載的快速發(fā)展正在推動(dòng)數(shù)據(jù)中心架構(gòu)的持續(xù)演進(jìn)，并要求更高的性能水平。Rambus PCIe 6.0接口子系統(tǒng)可通過(guò)一流的延遲、功耗、面積和安全性，支持下一代數(shù)據(jù)中心對(duì)性能的要求。” Rambus PCIe 6.0接口子系統(tǒng)的數(shù)據(jù)傳輸速率高達(dá)64GT/s，并且經(jīng)過(guò)全面優(yōu)化，可滿足先進(jìn)異構(gòu)計(jì)算架構(gòu)的需求。該子系統(tǒng)中的PCIe控制器具備完整性和數(shù)據(jù)加密（IDE）引擎，專門用于保護(hù)PCIe鏈接和通過(guò)它們傳輸?shù)闹匾獢?shù)據(jù)。另外在PHY方面，它還提供對(duì)CXL 3.0的全面PHY支持，支持緩存一致性內(nèi)存共享、擴(kuò)展和池化的芯片級(jí)解決方案。 IDC計(jì)算半導(dǎo)體研究副總裁Shane Rau表示：“PCIe在數(shù)據(jù)中心無(wú)處不在。為了支持新一代應(yīng)用的更高性能要求，企業(yè)正在不斷提升速度和帶寬，進(jìn)而使CXL的重要性日益提升。越來(lái)越多的芯片公司開(kāi)始支持新的數(shù)據(jù)中心架構(gòu)，因此獲得高性能接口IP解決方案將成為實(shí)現(xiàn)該生態(tài)系統(tǒng)的關(guān)鍵。” Rambus PCIe 6.0接口子系統(tǒng)有以下主要特性： • 支持PCIe 6.0規(guī)范，包括64 GT/s數(shù)據(jù)傳輸速率和PAM4調(diào)制信號(hào) • 實(shí)現(xiàn)低延遲前向糾錯(cuò)（FEC），保證鏈路穩(wěn)健性 • 支持固定尺寸的FLIT，可實(shí)現(xiàn)高帶寬效率 • 向后兼容PCIe 5.0、4.0和3.0/3.1 • 通過(guò)IDE引擎（控制器）實(shí)現(xiàn)最先進(jìn)的安全性 • 支持CXL 3.0，用于優(yōu)化內(nèi)存資源的新使用模式（PHY） 更多信息： 如需了解更多PCIe 6.0接口子系統(tǒng)有關(guān)信息，敬請(qǐng)?jiān)L問(wèn)：rambus.com/interface-ip/serdes/pcie6-phy/。 |
