|
作者：郭道正 職務(wù)：Achronix Semiconductor中國區(qū)總經(jīng)理 在日前落幕的“中國集成電路設(shè)計(jì)業(yè)2023年會(huì)暨廣州集成電路產(chǎn)業(yè)創(chuàng)新發(fā)展高峰論壇（ICCAD 2023）”上，Achronix的Speedcore™嵌入式FPGA硅知識(shí)產(chǎn)權(quán)（eFPGA IP）受到了廣泛關(guān)注，預(yù)約會(huì)議、專程前往或者駐足詢問的芯片設(shè)計(jì)業(yè)人士的數(shù)量超過了往屆，表明了越來越多的國內(nèi)開發(fā)者正在考慮為其ASIC或SoC設(shè)計(jì)添加高性能eFPGA邏輯陣列。 
眾多潛在用戶的需求，反映了當(dāng)前各行各業(yè)都在加速導(dǎo)入智能化技術(shù)，并利用eFPGA來在其ASIC或SoC中添加硬件數(shù)據(jù)處理加速功能，并為不斷演進(jìn)的算法或者標(biāo)準(zhǔn)保留可編程性。Speedcore eFPGA IP包括了查找表、存儲(chǔ)器、數(shù)字信號(hào)處理器（DSP）和機(jī)器學(xué)習(xí)處理器（MLP）等構(gòu)建模塊。它們都采用了模組化的結(jié)構(gòu)設(shè)計(jì)，以支持客戶根據(jù)其客制化終端系統(tǒng)的需求，來量身定制相應(yīng)的資源組合。 Achronix的Speedcore IP以GDSII格式提供，同時(shí)提供相應(yīng)的文檔，以支持設(shè)計(jì)師將Speedcore eFPGA實(shí)例集成到其特有的ASIC之中。Achronix還提供配套的ACE設(shè)計(jì)工具，用于編譯針對(duì)Speedcore eFPGA的設(shè)計(jì)。目前，Speedcore eFPGA IP已被全球數(shù)十家領(lǐng)先的科技企業(yè)采用，總的出貨量超過了1500萬。 簡要功能介紹 由于Speedcore eFPGA是一款嵌入式IP，因此它被設(shè)計(jì)為整個(gè)ASIC的一個(gè)單元組件，被ASIC的其他完全定制的單元模組所包圍（見下圖）。Speedcore eFPGA包括以下功能: ·可編程內(nèi)核邏輯陣列，具有客戶自定義的功能 ·內(nèi)核I/O環(huán) ·FPGA配置單元（FCU） ·配置存儲(chǔ)器（CMEM） ·用于調(diào)試和編程的接口 ·用于測試的接口（DFT）
核心資源介紹 通過選擇下列每種資源的數(shù)量，就可以定義一個(gè)定制Speedcore eFPGA IP的功能： ·邏輯 - 6輸入查找表（LUT），加上集成的快速加法器 ·邏輯RAM - 兩種選擇： ·用于LRAM2k的每個(gè)存儲(chǔ)器單元的容量最多可達(dá)2Kb，其中包括與MLP緊耦合的存儲(chǔ)器 ·用于LRAM4k的每個(gè)存儲(chǔ)器單元的容量最多可達(dá)4Kb ·Block RAM - 兩種選擇： ·用于BRAM20k的每個(gè)存儲(chǔ)器單元的容量最多可達(dá)20Kb ·用于BRAM72k的每個(gè)存儲(chǔ)器單元的容量最多可達(dá)72Kb，包括與MLP緊耦合的存儲(chǔ)器 ·DSP64 - 每個(gè)單元模塊有一個(gè)18 x 27乘法器、64位累加器和27位預(yù)加法器 ·MLP - 機(jī)器學(xué)習(xí)處理器（MLP）模塊，包含乘法器、加法器、累加器和緊耦合存儲(chǔ)器（包括BRAM72k和LRAM2k） 交付與應(yīng)用價(jià)值 由于Achronix采用了根據(jù)客戶需求來定制GDSII的商業(yè)模式，每個(gè)Speedcore eFPGA實(shí)例的資源模塊的數(shù)量和組合都是基于客戶需求來搭配提供。Achronix的Speedcore eFPGA IP可用于臺(tái)積電（TSMC）的16FF+、16FFC、12FFC、7nm、5nm和3nm工藝技術(shù)節(jié)點(diǎn)，也可以移植到其他工藝節(jié)點(diǎn)上。 在ASIC或者SoC中嵌入Speedcore eFPGA將帶來諸多好處，與一款獨(dú)立的FPGA芯片相比，Speedcore eFPGA IP提供了以下優(yōu)點(diǎn)： ·降低功耗多達(dá)75% ·節(jié)省90%的成本 ·延遲縮短到1/100，同時(shí)帶寬提高了10倍。 因此，Speedcore eFPGA具有極高的應(yīng)用價(jià)值。
開發(fā)與編程 Achronix是唯一一家可以同時(shí)大批量生產(chǎn)并交付eFPGA IP和獨(dú)立FPGA芯片的公司，而且它們都采用同一套ACE開發(fā)工具來支持。設(shè)計(jì)人員可以100％確信Speedcore eFPGA IP將會(huì)正常工作，因?yàn)樗贏chronix的Speedster系列獨(dú)立FPGA 芯片中已得到了全面的驗(yàn)證，并且經(jīng)過了大量的流片驗(yàn)證。 由于Speedcore eFPGA IP采用的是與Achronix的獨(dú)立FPGA芯片和搭載Achronix Speedster7t FPGA芯片的VectorPath加速卡相同的工具，開發(fā)人員可以先在這些獨(dú)立FPGA芯片或者加速卡上完成設(shè)計(jì)，然后再移植到Speedcore eFPGA上。客戶可以選擇以下所列配置接口中的一項(xiàng)或多項(xiàng)組合來進(jìn)行編程： ·JTAG ·并行CPU（x1、x8、x16、x32、x128數(shù)據(jù)寬度模式） ·串行閃存（1個(gè)或4個(gè)閃存器件） ·128位AXI總線 總結(jié)與展望 Achronix的Speedcore eFPGA IP保持了高端FPGA的性能，最高運(yùn)行頻率可達(dá)750MHz，典型的運(yùn)行頻率也可以達(dá)到300MHz-500MHz，可以為ASIC或者SoC提供高性能硬件加速，是諸多智能化應(yīng)用和邊緣計(jì)算的理想選擇，因而被領(lǐng)先科技企業(yè)選擇用于通信基礎(chǔ)設(shè)備、網(wǎng)絡(luò)加速、智能駕駛和金融科技等多種應(yīng)用中。 從我們?cè)贗CCAD 2023上與客戶的交流來看，一些領(lǐng)先的國內(nèi)系統(tǒng)公司和芯片設(shè)計(jì)企業(yè)已經(jīng)認(rèn)識(shí)到eFPGA的優(yōu)點(diǎn)與價(jià)值，并進(jìn)一步在探討與Achronix進(jìn)行基于eFPGA的chiplet等新的合作模式。因此，我們可以展望在未來幾年中，集成了Speedcore等eFPGA的ASIC或者SoC將是智能化和高速網(wǎng)聯(lián)等領(lǐng)域內(nèi)芯片設(shè)計(jì)企業(yè)的一條重要的創(chuàng)新之道。 |
