|
簡(jiǎn)介 Verilog-2001具有靜態(tài)和自動(dòng)的任務(wù)和函數(shù)。在一個(gè)模塊實(shí)例中，會(huì)為一個(gè)任務(wù)或函數(shù)的所有調(diào)用分配相同的存儲(chǔ)空間。自動(dòng)的任務(wù)和函數(shù)則為每一個(gè)實(shí)例分配唯一的、棧式存儲(chǔ)空間。 SystemVerilog加入了在靜態(tài)任務(wù)和函數(shù)中聲明自動(dòng)變量以及在自動(dòng)任務(wù)和函數(shù)中聲明靜態(tài)變量的能力。 SystemVerilog還加入了： 為聲明任務(wù)和函數(shù)端口提供了更多的能力函數(shù)和輸出和雙向端口void函數(shù)無需一個(gè)begin...end塊或fork...jion塊就可以在一個(gè)任務(wù)或函數(shù)中使用多條語句的能力在到達(dá)任務(wù)或函數(shù)的結(jié)尾之前從任務(wù)或函數(shù)返回的能力通過引用而不是值來傳遞參數(shù)的能力根據(jù)名字而不是位置來傳遞參數(shù)值得能力缺省的參數(shù)值通過直接編程接口（DPI）導(dǎo)入和導(dǎo)出函數(shù)的能力 下載： 
system verilog 中文.rar
(2.16 MB)
|
