|
高速先生成員--周偉 關(guān)于光模塊的仿真，從10GE到1.6TE的光模塊其實(shí)我們都有仿過(guò)，很多客戶一開(kāi)始的需求都是希望能看下眼圖，但經(jīng)過(guò)我們解釋后，最后還是同意按照協(xié)議進(jìn)行無(wú)源仿真，今天我們就來(lái)聊聊為什么只仿真無(wú)源而不去仿真有源看眼圖的方式吧。 如下是我們其中一個(gè)1.6T光模塊的部分設(shè)計(jì)線路圖，這些高速信號(hào)的線路又被分成了兩部分：一部分是從OSFP金手指到中間的DSP芯片，分別由8對(duì)TX和8對(duì)RX組成，每對(duì)200/224Gbps的速率構(gòu)成了收發(fā)1.6TE的通道；另一部分就是從芯片到TOSA和ROSA接口焊盤，也是由8對(duì)TX和8對(duì)RX構(gòu)成，每對(duì)也是200/224Gbps的速率。金手指到DSP芯片部分是有協(xié)議損耗要求的，而后一部分協(xié)議上沒(méi)有定義相關(guān)的電氣要求。 初看起來(lái)好像和400GE、800GE的光模塊都是一樣的套路，看不出難度在哪里，但再一細(xì)看，難度就不是一個(gè)級(jí)別了，最主要的難度就是中間芯片的Pitch（芯片焊盤中心間距）只有0.15mm，如下圖所示。 這么小間距的Pitch要怎么出線呢？而且還是差分走線，這就對(duì)設(shè)計(jì)來(lái)說(shuō)難度和考驗(yàn)都很大。這么小間距的設(shè)計(jì)一般就需要用到mSAP工藝和任意階HDI設(shè)計(jì)了，這種工藝介于芯片封裝基板和PCB板之間，后面大家感興趣的話可以讓咱們的東哥來(lái)介紹一下，今天我們先跳過(guò)，只要知道有這個(gè)工藝即可，來(lái)看看我們的走線線寬就知道為什么不能用普通的工藝了，就問(wèn)差分線2.1mil的線寬，2.8mil的間距，普通PCB生產(chǎn)工藝能生產(chǎn)嗎？ 這時(shí)候可能就有人要問(wèn)了，設(shè)計(jì)難度可以理解，那這種1.6T光模塊的仿真有什么難點(diǎn)呢？ 其實(shí)相對(duì)于仿真來(lái)說(shuō)，設(shè)計(jì)是簡(jiǎn)單的，設(shè)計(jì)只要保證連通性就好了，簡(jiǎn)單來(lái)說(shuō)就是只要能順利把線走出來(lái)就成功了一半，難的是除了線走出來(lái)，還要能保證信號(hào)質(zhì)量，這個(gè)就必須通過(guò)仿真來(lái)保障了。前面說(shuō)了1.6TE光模塊的信號(hào)速率最高是224Gbps，當(dāng)然是PAM4編碼的，那么它的基頻就到了56GHz了，頻率越高，仿真難度就越大，后面的線損也很大，一點(diǎn)點(diǎn)差異都會(huì)影響到最終的性能，如材料的選擇，不同層的出線和過(guò)孔優(yōu)化方式等；普通的通孔設(shè)計(jì)在頻率不是太高的時(shí)候過(guò)孔特性差異不是很大，但到了30GHz甚至50GHz以后，再疊加任意階HDI的過(guò)孔，不同層的過(guò)孔就需要單獨(dú)進(jìn)行仿真，還有金手指處的焊盤也需要特殊優(yōu)化，我們會(huì)加上連接器的3D模型來(lái)模擬真實(shí)插上連接器時(shí)的特性，這樣和實(shí)際情況更接近，仿真也更準(zhǔn)確；所有的這些操作帶來(lái)的后果就是工作量變大，需要的仿真時(shí)間更多了。 那為什么光模塊的仿真很多只仿真無(wú)源而很少仿真有源眼圖和誤碼率呢？這確實(shí)是很多人關(guān)心的話題。首先我們來(lái)看看光模塊VSR協(xié)議的無(wú)源要求吧，如下圖是OIF-CEI-5.1協(xié)議上摘抄的關(guān)于112G-VSR-PAM4對(duì)于PCB通道的參考模型及損耗要求。 協(xié)議上面對(duì)于無(wú)源插損的要求比較明確，Host主板上的損耗最大是12dB，連接器的損耗最大2dB，光模塊及電容的損耗最大2dB，總共系統(tǒng)16dB的損耗，一般來(lái)說(shuō)只要PCB板級(jí)能滿足這個(gè)損耗要求就已經(jīng)符合協(xié)議的指標(biāo)了，剩下的就是芯片的事啦（不排除有部分芯片性能比較差的可能）。 對(duì)于仿真來(lái)說(shuō)，在沒(méi)有芯片ami模型的情況下，我們就只需要保證PCB板級(jí)的損耗符合上面的協(xié)議要求即可，一般這個(gè)無(wú)源損耗的指標(biāo)會(huì)比較嚴(yán)格，只要這個(gè)無(wú)源損耗滿足了，當(dāng)然還有其他的指標(biāo)如回?fù)p、模態(tài)及串?dāng)_等指標(biāo)也要滿足，那么大部分的芯片都是可以正常工作的，因?yàn)樾酒男阅芤惨凑諈f(xié)議的指標(biāo)要求來(lái)，大家都要在這個(gè)協(xié)議的框架下工作，任何環(huán)節(jié)都不能脫離這個(gè)協(xié)議框架，否則那就沒(méi)得玩了，這就是有協(xié)議的好處。 無(wú)源仿真就相對(duì)簡(jiǎn)單很多，只要有PCB設(shè)計(jì)文件，疊層和材料信息就可以開(kāi)始建模仿真優(yōu)化了，只要仿真方法得當(dāng)，材料信息準(zhǔn)確，那么無(wú)源仿真出來(lái)的結(jié)果就能作為判斷依據(jù)；但有源仿真就會(huì)復(fù)雜很多，需要有系統(tǒng)的所有信息，如主板Host和光模塊上芯片的ami模型，連接器的3D及S參數(shù)模型，主板Host和光模塊上的走線情況（如S參數(shù)模型，PCB文件及疊層信息等）。很多時(shí)候如果不是做系統(tǒng)的廠家，很少能全部集齊這些模型，如做主板Host端的，就很難拿到光模塊部分廠家的資料，因?yàn)橹靼錒ost還要兼容各個(gè)廠家的光模塊；而做光模塊端的，則沒(méi)有主板Host端的資料，同時(shí)他們也不僅僅只特供給某一家主機(jī)Host端，所以要搭配一起做系統(tǒng)仿真就比較困難。現(xiàn)在協(xié)議既然有無(wú)源分段的指標(biāo)要求，那么就按照“鐵路工人各管一段”的原則，大家各自管好自己部分的損耗要求，那么合在一起也是可以滿足的，這就是前面說(shuō)了大家都要在這個(gè)協(xié)議的框架下工作。好了，希望下次不會(huì)再有人讓我們進(jìn)行系統(tǒng)的有源仿真了，除非本身是做Host和光模塊整個(gè)系統(tǒng)的，有系統(tǒng)的資料可以提供一起來(lái)仿真。 本期問(wèn)題：下期將分享其他速率的光口協(xié)議，關(guān)于協(xié)議大家可以提前說(shuō)一下自己最想了解的部分，謝謝！ |
