|
摘要 隨著無線通信的迅猛發展，無線終端的小型化、低功耗、低成本、高性能己成為發展趨勢，因此射頻與基帶系統集成在一起的無線通信收發器的單片實現成為新的技術目標。近年來深亞微米CMOS工藝不斷進步和成熟，其溝道長度不斷減小，截止頻率方不斷增加，再加上CMOS工藝與其他工藝相比具有價格低、集成度高、功耗小等特點，用CMOS工藝研制射頻集成電路(RFIC)已成為國際上的研究熱點。本文對射頻接收機前端進行了深入的研究，采用TSMC一25um CMOS工藝完成了藍牙應用的24GHz射頻接收機前端的設計。 本文首先研究了無線接收機的各種結構，分析了它們在集成系統應用中的優缺點，提出了適合藍牙應用的低中頻接收機結構。接著對藍牙接收機前端模塊低噪聲放大器、混頻器和壓控振蕩器進行了詳細探討，采用TSMC欣25um CMOS工藝完成了差分cascode結構低噪聲放大器、Gilbert有源雙平衡混頻器、互補交叉藕合LC振蕩器和整個藍牙接收機前端的設計。采用Cadence SpectreRF 仿真器完成上述電路設計與仿真，采用Virtuoso Layout Edit完成電路版圖設計，版圖通過了Dracula DRC和LVS驗證。 論文給出了設計仿真結果:低噪聲放大器增益12.4dB，噪聲系數2.84dB，三階輸入截止點為一2.79dBm; 混頻器轉換增益10.3dB，噪聲系數為9.4dB，三階輸入截止點為-3.72dBm;壓控振蕩器相位噪聲-123.4dBc/Hz@600KHz，調諧范圍2.3~2.57GHz;整個接收機前端增益22.7dB，噪聲6.48dB，三階輸入截止點為-9.37dBm。各項指標達到了藍牙標準要求。 
CMOS藍牙接收機前端的研究與設計.pdf
(2.49 MB)
|
