|
EMIF6是由 Texas Instruments 開發(fā)的一款專利接口，在業(yè)內(nèi)應(yīng)用多年，反響良好。但是，EMIF6 現(xiàn)正用于從未嘗試的 DSP 至 DSP 連接等應(yīng)用。本文闡述了與以相同有效帶寬運行的串行 RapidIO交換器相比，采用 FPGA 的八端口 EMIF6 交換器具有的優(yōu)缺點。 EMIF 標準是一種成熟、穩(wěn)定的并行外部存儲器接口，且已在許多應(yīng)用中證明大有益處。但其能力僅限于主機，且需要昂貴的 CPU 中斷服務(wù)程序，以便將系統(tǒng)內(nèi)其他主機的數(shù)據(jù)傳入設(shè)備。支持 EMIF 接口可能還需要龐大的軟件開銷（取決于數(shù)據(jù)傳輸?shù)拇笮〖邦l率）。圖 1 所示的是傳統(tǒng)的EMIF 應(yīng)用示例，通過CPU 中斷+ EDMA 方法從 CR ASIC 傳至 DSP 的傳輸形式。 通過選擇串行 RapidIO 等先進的系列接口，可實現(xiàn)諸多一般優(yōu)點： * 可配置性及性能 – RapidIO以 1.25、2.5 及 3.125Gb的速率支持每個鏈接，且可支持多達八個 4x鏈接或十六個 1x 鏈接。具有確定性及低延時的特點，且提供無阻塞交換矩陣架構(gòu)。 * 控制 – RapidIO 具有可配置的 CPU 中斷控制、支持錯誤管理及通過性能監(jiān)控統(tǒng)計支持擁塞控制等特點。它還提供用于硬件錯誤恢復(fù)的 CRC 處理。 * 軟件支持 – 納入硬件終止端點從而實現(xiàn)較低的軟件開支。另外，RapidIO 只要求低水平的配置及功能支持，同時提供高度抽象的信息傳遞 API。它還具有 CPU 開銷無需由傳輸數(shù)據(jù)的大小決定（例如通過少量控制訊息）的優(yōu)點。 
圖1：組件示意圖說明通過CPU中斷+EDMA方法從CR ASIC傳至DSP。
圖2：組件示意圖說明使用RapidIO通過直接I/O從CR ASIC傳至DSP。 圖 2顯示與圖1相同的應(yīng)用，而在實施時采用串行 RapidIO。采用此方法而不選擇 EMIF6 的具體優(yōu)點可概述為以下幾點： * 靈活性 –EMIF6 的局限性包括：它不是一個開放式標準接口，且其帶寬限于 8Gb/s 半雙工。另外，它并非可擴展的解決方案。相反，串行 RapidIO 具有開放式標準接口、帶寬可擴展至高達 20Gb/s 及可擴展架構(gòu)。 * 性能 – EMIF6 屬于損耗系統(tǒng)，不會存儲和轉(zhuǎn)發(fā)，也不會提供數(shù)據(jù)的優(yōu)先次序。另外，通過交換器時還具有不可確定的延時。串行 RapidIO 是無損耗系統(tǒng)，可保證數(shù)據(jù)包傳送具有四個優(yōu)先次序等級。通過交換器時具有可確定的延時。 * 開發(fā)成本 – 當采用 EMIF6 接口時，需要 FPGA 設(shè)計及確認資源。需承擔的測試平臺費用不可低估，且最后需要持續(xù)的產(chǎn)品支持。但是，采用串行 RapidIO，無需進行硅設(shè)計，且由于 EMIF6?的相對I/O 要求更高，因此執(zhí)行本解決方案的成本較低。同時，PCB 的復(fù)雜性降低----單個 6 位 EMIF 接口需要大約 97 只引腳，意味著八個端口的交換器只需要 776 只接口引腳----因此可降低成本。 * 其他優(yōu)點 – 串行 RapidIO 提供 CRC 處理，可實現(xiàn)基于硬件的錯誤恢復(fù)，而EMIF6 無錯誤檢測/糾正。另外，后者不會提供狀態(tài)或確認反饋，而串行 RapidIO 提供錯誤管理及報告功能。此外，較寬的并行接口比串行接口占用更多的 PCB 空間。 兩種解決方案基本相同的一點是功率需求。使用相等的帶寬配置時二者的端點功耗大致相同。當在6位模式下以133MHz 工作頻率運行時，EMIF 具有 8Gb/s 的半雙工帶寬。當在x4 模式下以1.25Gb/s 工作頻率運行時，串行 RapidIO 具有4Gb/s 的全雙工帶寬。盡管交換器功耗取決于如何實施FPGA 及所包括的功能，但有關(guān)功耗大致相同。 圖3顯示Tundra Tsi578串行 RapidIO 交換器的組件示意圖，該款交換器是 80Gb/s 全雙工串行RapidIO 交換器，符合開放式標準及第1.3版（最新版本）串行 RapidIO 互連規(guī)范。適用于網(wǎng)狀、矩陣架構(gòu)與集成系統(tǒng)的高度可擴展解決方案 Tsi578，可為設(shè)計人員及架構(gòu)工程師提供配置選項，以匹配各種網(wǎng)絡(luò)、無線及視頻基礎(chǔ)架構(gòu)應(yīng)用的精確 I/O 帶寬需求。它可配置高達八個 4x 鏈接或高達十六個1x 鏈接，且每個4x 鏈接可分解為兩個 1x 鏈接。該款交換器支持 1.25、2.5 及 3.125Gb的速率，每個端口可配置為 1.25、2.5 或 3.125Gb/s。有關(guān)端口完全獨立，且交換器支持混合的速度及帶寬配置。
圖3：Tundra Tsi578串行RapidIO交換器。 易用特點包括“熱插拔”－帶電插入或拔出現(xiàn)場可代替單元。在一般性能方面，該款交換器借助數(shù)據(jù)包直通功能實現(xiàn)低延時，并為線速終端和無阻塞交換矩陣架構(gòu)提供全雙工運行，并防止線路中樞發(fā)生堵塞。它還具有集成可編程的 XAUI SerDes功能。Tsi578 采用0.13um CMOS技術(shù)及27mmx27mm尺寸和675球柵的FCBGA封裝，可向后兼容其上代產(chǎn)品 Tsi568A。 第三代 Tsi578 交換器采用創(chuàng)新的交換矩陣架構(gòu)管理以提高下一代通信基礎(chǔ)架構(gòu)平臺的數(shù)據(jù)吞吐量，包括ATCA及MicroATCA應(yīng)用。這款交換器可向6?000多個端點發(fā)送數(shù)據(jù)包，并且具有獨立的單播與多播路由機制及錯誤管理擴展功能，對于這些平臺大有助益。 多播路由可以 80 Gb/S 的總帶寬將支持串行 RapidIO 的處理器與外圍設(shè)備同時互連。此外，廣泛的無阻塞交換矩陣架構(gòu)管理功能包括監(jiān)控和管理通信量的矩陣架構(gòu)監(jiān)控、向矩陣架構(gòu)控制器提供主動通知問題的錯誤管理、保證帶寬的可編程緩存深度以及獨立的單播與多播路由機制。通過明顯良好的吞吐量、增強的性能監(jiān)控統(tǒng)計及高級調(diào)度算法來提高通信量。 Tsi578 的端口配置極為靈活性，同時采用低功耗、高速SerDes 以輕松地優(yōu)化功耗。為了有助于簡化信號通道路由，該款交換器還支持I/O 通道交換。此設(shè)備要求 1.2V 及 3.3V 電源軌，可在工業(yè)及商業(yè)額定溫度范圍內(nèi)工作。該款交換器還支持高速互連的 ACGA 版 IEEE 1149.6 JTAG 標準。 結(jié)論 Tundra Tsi578 交換器與 Texas Instruments TMS320C655 結(jié)合可為采用 DSP 群集的任何應(yīng)用提供最高系統(tǒng)級性能。由傳統(tǒng)的 DSP EMIF轉(zhuǎn)向串行 RapidIO 交換方法可實現(xiàn)強大、功能豐富的設(shè)計，從而擴展至多個DSP密度。串行 RapidIO 交換器的成本不到 FPGA EMIF6交換器成本的一半，此外，前者所需的開發(fā)資源遠比后者少。 若使用硬件終止串行 RapidIO 端點，將極大地降低 DSP 軟件支持。最后，通過 DSP 群集 MIPS 的累積節(jié)省可提高整體系統(tǒng)性能及價值。 作者：Wayne Cullen，EMEA 現(xiàn)場應(yīng)用工程師，Tundra Semiconductor公司， 2008年08月 |
