warning:conduit_end_1:interface has no singals 這是在component Editor 窗口中出現(xiàn)的，如何解決這個(gè)問題？
2011年03月25日 23:41
大家共同討論下在使用諸如QUARTUS之類開發(fā)程序時(shí)出現(xiàn)警告時(shí)怎么處理，對綜合后的線路有什么影響
2011年03月24日 15:49
現(xiàn)在正在看FPGA的硬件方面資料看到一頭霧水，幾百個(gè)接口，如何分配啊
2011年03月22日 10:52
今天，用MAX+PLUS210.2時(shí)，遇到一個(gè)很棘手的問題，創(chuàng)建一個(gè)文件夾后，創(chuàng)建項(xiàng)目保存放在新建的文件夾下面，進(jìn)行圖形和文本輸入后，保存是，總是提醒那個(gè)新建的文件夾不存在，請高手指點(diǎn)~~~~在下 ...
2011年02月27日 15:57
請問有沒有相關(guān)的範(fàn)例可以參考呢?
在ISE 或是 EDK上的實(shí)例都可以!!
想在FPGA上對SD卡做讀取檔案的動(dòng)作!!
感謝各位大俠的分享~!!
小弟E-mail :
2011年02月11日 15:52
在設(shè)計(jì)中，用到一組90個(gè)數(shù)字量的輸入 輸出，選擇一片144管腳的CPLD，但是不用的IO口我應(yīng)該怎么處理？
請高手指點(diǎn) .
2011年02月10日 16:49
fpga如何解決加密問題
2011年01月31日 19:40
主要問題如題，但是更加詳細(xì)的是這樣的：
1、首先我是有一個(gè)CPLD—50MHZ，想產(chǎn)生一個(gè)3MHZ的分頻，當(dāng)然是精確的，不然就會(huì)和其他時(shí)鐘產(chǎn)生偏移，如何產(chǎn)生？
2、我看網(wǎng)上說PLL可以實(shí)現(xiàn)，如何實(shí)現(xiàn) ...
在做一個(gè)采集ccd圖像然后輸出到監(jiān)視器的東西，后面輸出的視頻是pal制式的，時(shí)鐘是14.75m，前端的像素時(shí)鐘是25m，分辨率512*512想通過一片sdram作為緩存，有沒有什么好的方案。我想到的就是ccd-f ...
2011年01月26日 19:44
求書： 基于XILINX FPGA片上嵌入式系統(tǒng)的用戶IP開發(fā)
2011年01月25日 21:47
我的研究生畢設(shè)，是用xilinx公司的FPGA完成快速位同步，在spartan-3的開發(fā)板上跑通了。
導(dǎo)師讓我自己設(shè)計(jì)個(gè)實(shí)驗(yàn)樣機(jī)。
可能要買v-5的芯片。我的功能，只要有晶振，一個(gè)sma輸出自測用的pcm編碼 ...
2011年01月24日 13:37
我用的FPGA開發(fā)板是Cyclone的EP1C6T144C8核心芯片，關(guān)于Verilog語言的數(shù)字鐘原程序，就是用六人數(shù)碼管，兩個(gè)做小時(shí)，兩個(gè)做分鐘，兩個(gè)做秒鐘的程序，請各位高手指點(diǎn)一下，非常感謝。
2011年01月18日 19:43
