引言 通用對稱Doherty放大器現已在蜂窩基站中廣泛使用。設備生產商采用最初為AB類準線性應用設計的常規器件,證明了解決方案的可行性和線性化特征。下一步將是改進這些解決方案。設備生產商應當提供專用組件,以提高性能,改善使用便利性,降低放大器級的成本。 飛思卡爾半導體針對2.11GHz~2.17GHz頻段的3G市場推出的方案是,提供包含兩個專用LDMOS器件的芯片集,用于非對稱Doherty拓撲。該放大器的目標是要實現56dBm的峰值功率,以便在放大器輸出實現50W~60W的平均功率,并提供適當余量以使用當前的3G信號:峰均功率比 (PAR)在6dB~7dB之間的兩個WCDMA載頻。 現有設計要與更高性能的放大器之間實現平滑過渡,必須采用下列設計選項:在載頻和峰值器件之間應用1dB非對稱電平,優化內部匹配網絡來允許寬帶放大器設計(是規定帶寬的3倍)。此外,為提高視頻帶寬(VBW),減少對存儲器的影響,抑制調整和簡化放大器設計人員的現場工作,專門設計了特定偏置電路,集成在晶體管中。 綜合偏置法 AB類偏置電路是為了給RF晶體管柵極提供一個電壓,以固定靜電流(Idq)。為實現這一目的,必須在帶RF晶體管的相同芯片上集成小型參考晶體管,并在其里面注入靜電流刻度值。該參考的柵壓復制到RF晶體管柵極。在參考和RF晶體管之間插入一個緩沖器,以視頻頻率提供很低的阻抗,從而抑制任何外部柵極解耦。緩沖器電壓直接從RF晶體管(Vdd)的漏極中獲取。此類配置提供理想的、非常快速的熱補償,這在外部是不能實現的。 圖1所示為偏置電路的電氣示意圖。 ![]() 圖1 偏置電路電氣示意圖 在Doherty中,載流子(主)放大器使用AB類偏置,峰值(從)放大器將使用C類偏置。設置峰值偏置的常用方法是,評估AB類柵壓,然后應用固定的電壓增量來控制峰值開始出現的點。C類偏置由原來的AB類偏置電路演變而來,AB類設置通常在內部是固定的,Vdelta 是唯一可外部控制的。在這兩個偏置電路中,可輕松發現它們還提供流程補償,在生產中不需要任何調整。 載流子和峰化晶體管 載流子和峰化晶體管設計用于滿足綜合偏置電路的要求,同時允許寬頻匹配和高阻抗。圖2所示為一個載流子晶體管的內部示意圖,其中活動芯片包括RF晶體管、偏置電路和輸入預匹配元素。 ![]() 圖2 載流子(主)晶體管示意圖 輸入口添加了系列電容器,以便將柵壓與外部控制電壓隔開,從而允許使用常規的2引腳封裝。輸出預匹配基于一個2小區的網絡,同時實現高阻抗和寬帶功能。 峰值晶體管基于相同技術,只不過它采用C類偏置電路。預匹配單元只需略微修改,就能適應載流子和峰化器件(1dB)之間柵極外設的不同。峰值晶體管內部示意圖如圖3所示。 ![]() 圖3 峰值(從)晶體管示意圖 與占用幾乎相同硅面積的載流子芯片相比,峰值芯片由于利用Doherty操作中峰值晶體管功耗更低這一優勢,因而密度更緊湊。因此,兩個晶體管可采用相同的封裝。以這兩款晶體管為基礎設計了單體放大器,并從RF和DC的角度驗證了其性能。功耗為1dB時,載流子晶體管的功率為160W,而峰值晶體管的功率為200W。兩個偏置電路的熱補償在AB類中幾乎都非常理想(峰值晶體管用Vdelta=0V來測試)。值得注意的是,LDMOS晶體管里門限電壓的熱系數與電流有關。AB類和C類中需要應用不同的系數。 非對稱Doherty設計 最終采用兩個晶體管的Doherty放大器使用了Wilkinson輸入分配器,該分配器當然是非對稱的,而輸出合成器是一個使用四分之一波長變壓器(非對稱電平為1dB)的常規設備。PCB材料是來自Taconic的RF35,其絕緣厚度是0.51mm(20mils),足以滿足業內當前使用的PCB的要求。 圖4所示為載頻放大器拓撲圖。 ![]() 圖4 載頻放大器圖 此處顯示的簡單柵極DC偏置網絡包括一個1kΩ的串聯電阻器,因為IC里集成了所有必須的低頻解耦電容器。 CW測量結果 Doherty放大器測量首先在小信號下的CW中執行,在矢量網絡分析器(VNA)上提供快速掃頻。 圖5所示為寬帶響應曲線,允許對放大器進行“全面檢查”。 ![]() 圖5 寬帶S參數 該放大器采用AB類偏置,在1dB壓縮點時可提供55dBm(315W)功率,3dB壓縮點時提供56dBm(400W)功率。Doherty運行的優化策略現在變為調整峰值偏置,實現在55dBm功率時獲得3dB壓縮點。圖6所示為整個UMTS頻段的功率掃描結果。 ![]() 圖6 增益和漏極效率,CW功率掃描 Doherty的影響可從增益和效率曲線圖上看到。注意,由于測試臺限制,效率不能通過快速功率掃描測得,而需要通過純CW信號測得,這正好可以解釋曲線右側末端缺失的原因(消耗的功率太高)。現在已經在各種溫度上進行了測量,如圖7所示,熱補償基本上比較理想。 ![]() 圖7 增益和輸出電壓,溫度補償結果 這證明集成偏置電路的功能能夠滿足AB類和C類操作的需求,并且能夠讓熱系數適應這個偏置水平。 視頻帶寬對3G放大器很重要。為了使自適應預失真系統實現良好的線性,放大器需要正確放大調制信號,提供比應用的初始信號更寬的頻帶。事實上,放大器輸入處出現的額外失真有望抵消輸出生成的失真,頻帶超出初始頻帶數倍。設計的目標是支持帶兩個載頻的WCDMA應用,間隔為5MHz,這意味著信號頻率需要為 10MHz左右,而VBW的目標是40MHz。如圖8所示,在常規雙音調測試中,共鳴的頻率大約為60MHz。 ![]() 圖8 雙音調測試,視頻帶寬 這一限制來自漏極饋線與晶體管內部電容器的共鳴(Cd以及匹配元素)。輸入產生的影響無法觀察。因為集成偏置的緣故(根據模擬所做的估算),可以假定 100MHz以上的頻率產生影響。總之,當UMTS波段達到28V時,CW可實現下列性能:56dBm峰值功率,8dB時可從峰值功率中獲得17dB增益,8dB時可從峰值功率中實現42%的效率,VBW=60MHz(共鳴)。 綜合信號結果 評估的第二部分是復雜的信號測量。測試使用的信號是2個WCDMA載頻,采用5MHz為間隔并進行削波,以使PAR=6.5dB。所有測量都是在 2.14GHz頻率時完成的,其中Vdd=28V,測試臺上配置有數字自適應預失真器。該設備專用于提供關于Doherty線性化和可實現的最大性能的信息。 圖9所示為數字預失真(DPD)之前和之后的鄰信道功率(ACP)和輸出平均功率之比。 ![]() 圖9 調制信號測試,2載頻WCDMA ACP 可以看到,在功率高達49.5dBm時,線性化能夠刪除幾乎所有失真。高于這個電平就不可能了。49.5dBm(90W)是放大器開始對信號進行削波的電平,這意味著此電平的輸出峰值功率會上升為56dBm(49.5dBm+6.5dB)。 這與前面的CW測量有密切的關系。 還有一個非常有意思的現象,即線性化曲線在49.5dBm時出現明顯的“拐彎”。這意味著,在信號飽和并發生削波之前,放大器不會生成難以消除的失真或對存儲器造成較大的影響。為了對這些內容進行確認,對圖10進行觀察,會發現線性化后輸出信號的PAR幾乎是在50dBm時獲得的,這也確認了放大器的飽和功率電平。 ![]() 圖10 調制信號測試,2個載頻WCDMA 的PAR和效率 注意,在這個功率電平上(49.5dBm/90W),效率是44%,相當于比該功率電平的常規對稱Doherty提高了2~3個百分點。總之,與兩個 WCDMA載頻和28V/2.14GHz的6.5dB PAR相比,此處可實現的性能包括:最大平均功率49.5dBm(90W);在49.5dBm時完成線性化后,ACP達到-55dBc;49.5dBm時效率為44%。 結語 使用飛思卡爾兩個專用LDMOS器件,可構建簡單而高效的非對稱Doherty放大器,并達到400W的峰值功率。載流子和峰值晶體管包含的集成偏置允許抑制偏置調整,從而簡化柵極饋線,提供高視頻帶寬,同時確保幾近理想的熱補償。所選的非對稱電平(1dB)級別可以將Doherty的效率提高2~3個百分點。演示器顯示在利用2個WCDMA載頻和6.5dB PAR進行線性化后,峰值功率可達到56dBm,平均功率達到49.5dBm(90W)(包括17dB增益),效率為44%,ACP為55dBc 。根據能確保基站放大器生產性能的余量,可估算這款Doherty產品在 47dBm(56W)與48dBm(63W)之間的功率電平時能達到40%左右的效率。具體情況將視系統顯示和線性化程度而定。 參考文獻 1. Raab, F.H. Asbeck. P. Cripps. S. Kenington. P.B, Popovic. Z.B, Pothecary. N., Sevic. J.F., Sokal. N.O. Power amplifiers and transmitters for RF and microwave. Microwave Theory and Techniques, IEEE Transactions on. 2. Burger. W., Brech. H., Burdeaux. D., Dragon. C., Formicone. G., Honan. M., Pryor. B., Ren X., RF-LDMOS: a device technology for high power RF infrastructure applications. Compound Semiconductor Integrated Circuit Symposium, 2004. IEEE 3. Cripps. S. RF power amplifiers for wireless communications. Boston, MA: Artech House 1999 作者:飛思卡爾半導體 Jean-Jacques BOUNY 來源:電子設計應用2009年第11期 |